Студопедия

КАТЕГОРИИ:


Архитектура-(3434)Астрономия-(809)Биология-(7483)Биотехнологии-(1457)Военное дело-(14632)Высокие технологии-(1363)География-(913)Геология-(1438)Государство-(451)Демография-(1065)Дом-(47672)Журналистика и СМИ-(912)Изобретательство-(14524)Иностранные языки-(4268)Информатика-(17799)Искусство-(1338)История-(13644)Компьютеры-(11121)Косметика-(55)Кулинария-(373)Культура-(8427)Лингвистика-(374)Литература-(1642)Маркетинг-(23702)Математика-(16968)Машиностроение-(1700)Медицина-(12668)Менеджмент-(24684)Механика-(15423)Науковедение-(506)Образование-(11852)Охрана труда-(3308)Педагогика-(5571)Полиграфия-(1312)Политика-(7869)Право-(5454)Приборостроение-(1369)Программирование-(2801)Производство-(97182)Промышленность-(8706)Психология-(18388)Религия-(3217)Связь-(10668)Сельское хозяйство-(299)Социология-(6455)Спорт-(42831)Строительство-(4793)Торговля-(5050)Транспорт-(2929)Туризм-(1568)Физика-(3942)Философия-(17015)Финансы-(26596)Химия-(22929)Экология-(12095)Экономика-(9961)Электроника-(8441)Электротехника-(4623)Энергетика-(12629)Юриспруденция-(1492)Ядерная техника-(1748)

Лекция 12. Арифметико-логические узлы. Микропроцессоры




Узел сравнения (цифровой компаратор) предназначен для срав­нения двух многоразрядных двоичных чисел А и В. Такая задача часто возникает в автоматических устройствах. Например, требу­ется установить, когда переменная величина А, увеличивающаяся (или уменьшающаяся) в каждом такте на 1, станет равной наперед заданному числу В.

Таким образом, цифровой компаратор (рис. 4.17, а), состоящий из п элементов, выполняющих операцию сложения по модулю 2, и одного n-входового элемента И (по инверсным сигналам), будет иметь выходной уровень Q =1 при А = В и Q = 0 при А ¹ В. Число п должно равняться максимально возможной разрядности чисел А и В.

В интегральном исполнении имеются операционные узлы, позво­ляющие помимо операции А=В выполнять и другие операции сравнения А < В и А > В. Такой микросхемой является, например, К561ИП2, производящая сравнение двух четырех­разрядных чисел. Для увеличения разрядности сравниваемых чисел можно включать две и более ИМС, соединяя выходы А < В, А = В, А > В микросхемы младших разрядов с соответствующими входами микросхемы старших разрядов.

 

Арифметическо-логический узел. Любое устройство обработки цифровой информации содержит операционный блок, состоящий из последовательностной и комбинационной частей. Комбинационная часть выполняет арифметические и логические операции над двумя многоразрядными словами и поэтому состоит из сумматора, узла сравнения и других схем, производящих различные логические опе­рации. Однако на практике целесообразнее использовать специаль­ный арифметическо-логический узел, который мог бы осуществлять все необходимые операции и был бы выполнен в виде одной микро­схемы. Такие стандартные узлы арифметическо-логических устройств (АЛУ), входящие в состав различных серий (например, К155ИПЗ, К561ИПЗ), имеют условно-графическое обозначение, показанное на рисунке.

Эти ИМС предназначены для действий с двумя четырехразряд­ными двоичными словами А и В. Результат выполнения логических преобразований и арифметических действий поступает в виде четы­рехразрядного слова на выходы F. Кроме того, имеются вход Р0 и выход Р сигналов переноса, отдельный выход признака равен­ства данных А=В и выходы переменных G0 и G1, используемые для наращивания разрядности АЛУ при объединении нескольких микросхем. Для облегчения наращивания разрядности оба сигнала переноса (Р0 и Р) инверсны по отношению к входным сигналам A и В, т.е., когда А и В задаются в положительной логике, сигналу переноса отвечает низкий уровень напряжения.

В зависимости от набора управляющих сигналов S микросхема выполняет одну из 16 логических (при S4 = l) при арифметическо-логических операций (при S4 = 0). При этом логические операции выполняются поразрядно над каждой парой одноименных разрядов входных слов (входы и выходы переноса отключаются), а арифмети­ческие — над четырехразрядными словами с учетом сигнала пе­реноса.

При S4 = 0 АЛУ настраивается на выполнение логическо-ариф­метических операций. Порядок действий при этом такой, что сна­чала производятся необходимые логические преобразования над входными словами (при этом переносы не учитываются), а затем — арифметические действия сложения и вычитания с учетом перено­са.

Операция сложения выполняется АЛУ, настроенным управ­ляющими сигналами S4,... S0, на работу в качестве сумматора. Для того чтобы не усложнять конструкцию АЛУ, операцию вычита­ния (для которой был бы нужен специальный вычитатель) заме­няют сложением (выполняемым сумматором) уменьшаемого с вычи­таемым, представленным в специальном коде. Рассмотрим это действие подробнее.

Вычитание двоичных чисел, записанных в прямом коде, подобно вычитанию в десятичной системе:

Для замены операции вычитания операцией сложения приходится представлять вычитаемое В в дополнительном коде. Дополнитель­ный код образуется из обратного (инверсного) кода добавлением к нему единицы.

Таким образом, в АЛУ при выполнении операции вычитания входной операнд В преобразуется в дополнительный код, а вычи­тание числа 10000 производится без помощи специальных схем, только с использованием сигнала переноса в старший (пятый) разряд. Правда, при этом результат арифметических действий на выходе АЛУ будет также представлен в обратном коде.

 




Поделиться с друзьями:


Дата добавления: 2014-01-20; Просмотров: 1729; Нарушение авторских прав?; Мы поможем в написании вашей работы!


Нам важно ваше мнение! Был ли полезен опубликованный материал? Да | Нет



studopedia.su - Студопедия (2013 - 2024) год. Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав! Последнее добавление




Генерация страницы за: 0.012 сек.