Структура микропроцессора

Микропроцессор Intel 8086 — существенно отличается от i8080. В нем применена новая значительно более мощная и гибкая система команд, есть возможность адресации 1 Мбайта памяти, обращения к 65536 устройствам ввода и такому же количеству устройств вывода информации.

В i8086 имеется возможность изменения внутренней аппаратной конфигурации с помощью специального управляющего сигнала. В более простом режиме 8086 ориентирован на использование в простых вычислительных и управляющих устройствах. При этом микропроцессор сам вырабатывает сигналы управления шиной и обеспечивает прямой доступ к ней посредством контроллера Intel 8257. В режиме полной конфигурации обеспечивается работа с контроллером шины 8288, который декодирует три сигнала состояния процессора и в зависимости от них выдает семь сигналов управления шиной. Такой режим используется в мультипроцессорных системах и в сложных вычислительных устройствах, в частности, в компьютере IBM PC/XT.

Интересно организована память: хранение 16-разрядных слов осуществляется в виде отдельных байтов, причем байты, передающиеся по восьми младшим линиям шины данных (D7-D0), собраны в банк 0, а передаваемые по восьми старшим линиям — в банк 1. Объем каждого банка составляет 512 Кбайт. Таким образом, нечетные байты хранятся в банке 1, а четные. — в банке 0. Выбор банка осуществляется с помощью младшего адреса и сигнала управления старшими разрядами шины данных.

Еще одна важная особенность — возможность обработки 256 типов прерываний (от 0 до 255), в том числе есть прерывания, определяемые пользователем, и пошаговые прерывания.

Микропроцессор Intel 8086 приспособлен для работы с несколькими процессорами в одной системе, причем возможно использование как независимых процессоров, так и сопроцессоров. Отличие заключается в том, что независимый процессор выполняет свою собственную последовательность команд, а сопроцессор следит за потоком команд центрального процессора и выделяет из него "свои" команды, расширяя набор команд основного процессора и улучшая таким образом характеристики системы. Для поддержки этих режимов используются команды ESC, LOCK и XCHG, а также специальные управляющие сигналы, позволяющие разрешать конфликты доступа к общим ресурсам.

Внешние шины адреса и данных в 8086 объединены, и поэтому наличие на шине в данный момент времени информации или адреса определяется порядковым номером такта внутри цикла. Процессор ориентирован на параллельное выполнение команды и выборки следующей команды. В целом выполнение команды происходит примерно так же, как и в 8080. Команда выбирается из памяти и принимается микропроцессором в свободный регистр очереди команд, причем в то же самое время выполняется предыдущая команда. Конвейеризация команд позволяет значительно повысить быстродействие системы. При выполнении команд проверяются состояния входов запросов прерываний и захвата шины, и при необходимости выполняются соответствующие действия.

Микропроцессор i8086 состоит из трех основных частей: устройства сопряжения шины, устройства обработки и устройства управления и синхронизации.

Устройство сопряжения шины состоит из шести 8-разрядных регистров очереди команд, четырех 16-разрядных регистров адреса команды, 16-разрядного регистра команды и 16-разрядного сумматора адреса (см. рис. 2). Оно выполняет следующие функции: выбирает команды из памяти и записывает их в регистр очереди команд, вычисляет и формирует физический адрес, читает операнды из памяти или из регистров и записывает результат выполнения команд в память или в регистры.

Устройство обработки преобразует данные. Команда из очереди команд по запросу устройства обработки поступает на внутреннюю шину команд, а с нее на микропрограммное устройство управления, декодирующее ее и генерирующее соответствующие последовательности микрокоманд, необходимые для выполнения текущей операции. В отличие от первых микропроцессоров, устройство обработки в 8086 не связано с внешней шиной, а обменивается с ней информации через регистр обмена устройства сопряжения шины.

Устройство обработки содержит 16-разрядное арифметико-логическое устройство, восемь 16-разрядных регистров общего назначения и 16-разрядный регистр флагов. Регистры могут использоваться как 16-разрядные или как пары 8-разрядных (при этом их количество удваивается).

Основные устройства и сигналы микропроцессора:

BFAD - буффер адреса и данных (УУ - микропрограммное устройство управления);

RG=>6- 8-ми разрядные регистры очереди комманд (принцип конвеерной об- работки);

CS - сегмент команд;

DS - сегмент данных;

SS - сегмент стека;

ES - дополнительный сегмент;

IP - 16-ти разрядный счетчик команд (все регистры 16-ти разрядные);

POH - регистры общего назначения (АL - младший байт; АН - старший байт;

АХ - можно работать с 16-тью разрядами; ЕАХ - 32 разряда).

MOV AL - 8 разрядов

MOV EAХ - 32 разряда

СU - схема управления;

RG' - сегментные регистры (16-ти разрядные);

RG - регистры очереди команд (8-ми разрядные);

УОИ - устройство обработки информации;

УСК - устройство связи с каналом;

АХ - аккумулятор (16-ти разрядный, может быть разбит на 2 8-ми разряд- ных АН и АL);

ВХ - база;

СХ - счетчик;

D - данные;

SP - указатель стека (16-ти разрядный регистр);

ВР - указатель базы (16-ти разрядный);

IS - индекс источника (16-ти разрядный);

DI - индекс приемника (16-ти разрядный);

MCU - микропрограммное устройство;

ALU - арифметическо-логическое устройство с регистром признаков;

AD(15-0) - совмещенная шина адреса и данных 16 -ти проводниковая;

А19-А16 - шина адреса;

56, 53 - сигналы состояния;

INT - маскируемый запрос на прерывание;

NMI - немаскируемый запрос на прерывание;

C - тактовые импульсы с генератора;

SR - сигнал "Установка;

RDY - готовность;

TEST - тестирование;

MN (MX) - минимальное (максимальное) включение;

BHE - разрешение передачи по старшей половине шины данных (D15-D8), если 1, то передается 1 байт;

SA7 - сигнал состояния;

ALE - стробирование адреса;

INTA - разрешение прерывания;

RD - чтение;

WD - запись;

M/IO - выбор между памятью и внешним устройством;

DT/R - выдача-прием данных;

DEN - разрешение передачи данных;

HLD - запрос прямого доступа к памяти;

HLDA - предоставление шин или разрешение.

Максимальное включение:

Проводники, обозначение которых заключено в скобки, используются при максимальном включении.

QS1-QS0 - сигналы состояния очереди команд;

SA0-SA2 - сигналы состояния цикла команд;

LOCK - канал занят;

RQ(GT1) - запрос, разрешение

RQ(GT0) - доступа к магистрали.

Дата добавления: 2014-01-11