Коммутаторы на основе коммутационной матрицы

Особенности технической реализации коммутаторов

После того как технология коммутации привлекла общее внимание и получила высокие оценки специалистов, многие компании занялись реализацией этой тех­нологии в своих устройствах, применяя для этого различные технические решения. Многие коммутаторы первого поколения были похожи на маршрутизаторы, то есть основывались на центральном процессоре общего назначения, связанном с интерфейсными портами по скоростной внутренней шине. Однако это были скорее пробные устройства, предназначенные для освоения самой компанией технологии коммутации, а не для завоевания рынка.

Основным недостатком таких коммутаторов была их низкая скорость. Универ­сальный процессор никак не мог справиться с большим объемом специализиро­ванных операций по пересылке кадров между интерфейсными модулями.

Для ускорения операций коммутации нужны были специализированные про­цессоры со специализированными средствами обмена данными, как в первом ком­мутаторе Kalpana, и они вскоре появились. Сегодня все коммутаторы используют заказные специализированные БИС — ASIC, которые оптимизированы для выпол­нения основных операций коммутации. Часто в одном коммутаторе используется несколько специализированных БИС, каждая из которых выполняет функционально законченную часть операций. Сравнительно низкая стоимость современных ком­мутаторов по сравнению с их предшественниками 3-5-летней давности объясняет­ся массовым характером производства основных БИС, на которых каждая компания строит свои коммутаторы.

Кроме процессорных микросхем для успешной неблокирующей работы комму­татору нужно также иметь быстродействующий узел для передачи кадров между процессорными микросхемами портов.

В настоящее время коммутаторы используют в качестве базовой одну из трех схем, на которой строится такой узел обмена:

· коммутационная матрица;

· разделяемая многовходовая память;

· общая шина.

Часто эти три способа взаимодействия комбинируются в одном коммутаторе.

Коммутационная матрица обеспечивает основной и самый быстрый способ взаи­модействия процессоров портов, именно он был реализован в первом промышлен­ном коммутаторе локальных сетей. Однако реализация матрицы возможна только для определенного числа портов, причем сложность схемы возрастает пропорцио­нально квадрату количества портов коммутатора (рис. 4.31).

Более детальное представление одного из возможных вариантов реализации коммутационной матрицы для 8 портов дано на рис. 4.32. Входные блоки процес­соров портов на основании просмотра адресной таблицы коммутатора определяют по адресу назначения номер выходного порта. Эту информацию они добавляют к байтам исходного кадра в виде специального ярлыка — тэга (tag). Для данного примера тэг представляет собой просто 3-разрядное двоичное число, соответству­ющее номеру выходного порта.

Матрица состоит из трех уровней двоичных переключателей, которые соединя­ют свой вход с одним из двух выходов в зависимости от значения бита тэга. Пере­ключатели первого уровня управляются первым битом тэга, второго — вторым, а третьего — третьим.

Матрица может быть реализована и по-другому, на основании комбинацион­ных схем другого типа, но ее особенностью все равно остается технология комму­тации физических каналов. Известным недостатком этой технологии является отсутствие буферизации данных внутри коммутационной матрицы — если состав­ной канал невозможно построить из-за занятости выходного порта или промежу­точного коммутационного элемента, то данные должны накапливаться в их источнике, в данном случае — во входном блоке порта, принявшего кадр. Основные достоинства таких матриц — высокая скорость коммутации и регулярная структу­ра, которую удобно реализовывать в интегральных микросхемах. Зато после реализации матрицы NxN в составе БИС проявляется еще один ее недостаток — сложность наращивания числа коммутируемых портов.

Дата добавления: 2014-01-14