Подготовка к работе. Совокупность условий, определяющая выполнение одной из более двух операций, называются вложенными

ВЕТВЛЕНИЕ С ВЛОЖЕНЫМИ УСЛОВИЯМИ

Совокупность условий, определяющая выполнение одной из более двух операций, называются вложенными. Вложенность проявляется в последовательной проверке условий. С помощью вложенных условий организуются ветвления

Цель работы

Изучить особенности реализации вложенных условий на языке ассемблера процессора TMS320C6x.

1. По указанной выше литературе изучить принципы реализации сложных условий.

2. Ознакомиться с методическими указаниями.

3. Подготовить пункты 3 и 4 отчета (см. стр. 3 – 4) в соответствии с первым заданием работы. При этом требования пункта 4 отчета ограничить программой и прогнозами результатов выполнения ее команд.

Задание и порядок выполнения работы

1. На языке ассемблера TMS320C6x подготовить программу, реализующую ветвление рис. 13.

При этом:

– исходное число (для всех операций одно) выбрать из таблицы 12.

Таблица 12. Исходное число

N	Число, Hex	N	Число, Hex	N	Число, Hex	N	Число, Hex
	80А1F5C1		A123F1C0		C345A5B7		E456F792
	A90C7D5		C70A4B2		E34F5B1		8E2C795
	C5D0A5		E4C6A0		9AC580		C1A293
	AF9C5		CD3A0		EC7A6		890A7
	90B3E8C9		B23495A0		D046E890		F598C4E5
	B30B5A8		D89E5F0		F67C3E4		9F6B287
	D9A2B3		F7B0D3		B9B483		D0E184
	BE7C4		DA0B9		FB1D0		9A3CB

Операция 1. Получить абсолютную величину исходного числа.

Операция 2. Установить «1» в области бит числа с 0 по N+5 включительно.

Операция 3. Переслать исходное число в регистр РОН противоположной стороны;

Регистр-источник операнда, регистры-приемники результатов и регистры условия назначить из РОН по своему усмотрению;

Условия выбираются из таблицы 13 по номеру варианта V = 31-N.

Таблица 13. Условие

V	Условие ветвления	Способ (команды) формирования содержимого регистра условия R
	(В8) < 0 и (В9) < 0	2 команды CMPGT
	(А9) = 0 или (А8) нечетно	CMPЕQ и выделение в (А8) младшего бита (EXTU)
	(В8) ³ 0 и (В9) ³ 0	(В8)Ú(В9) и сдвиг результата вправо на 31 разряд (SHR)
	(А9) = 0 или в А8 пять старших единиц	CMPЕQ и сравнение числа F7FFFFFFh с (А8) (CMPLTU)
	(В8) < 0 и (В9) < 0	(В8)Ù(В9) и выделение старшего бита результата (EXTU)
	(А9) £ 0 или (А8) четно	CМРLТ и сдвиг влево (А8) на 31 разряд (SHL)
	(В8) ³ 0 и (В9) ³ 0	OR и CMPGT: 0>((В8)Ú(В9))
	(А9) ¹ 0 или в А8 четыре старших единицы	MV над (А9) и сравнение (А8) с числом EFFFFFFFh (CMPLT)
	(В8) < 0 и (В9) < 0	(В8)Ù(В9) и сравнение результата с 0 (CMPGT)
	(А9) ¹ 0 или (А8) нечетно	MV над (А9) и сброс в (А8) области бит с 1 по 31 (CLR)
	(В8) ³ 0 и (В9) ³ 0	OR и SHRU (см. вариант 3)
	(А9) = 0 или в А8 пять старших единиц	MV над (А9) и сравнение числа F8000000h с (А8) (CMPGTU)
	(В8) < 0 и (В9) < 0	(В8)Ù(В9) и сдвиг результата вправо на 31 разряд (SHR)
	(А9) £ 0 или (А8) четно	CMPLT и выделение в (А8) младшего бита (EXT)
	(В8) > 0 и (В9) > 0	2 команды CМРLТ
	(А9) ¹ 0 или в А8 четыре старших единицы	CMPЕQ и сравнение (А8) с числом F0000000h (CMPGT)
	(В8) ³ 0 и (В9) ³ 0	OR и выделение старшего бита результата (EXT)
	(А9) = 0 или (А8) нечетно	CMPЕQ и SHL (см. вариант 6)
	(В8) < 0 и (В9) < 0	(В8)Ù(В9) и сброс области бит результата с 0 по 30 (CLR)
	(А9) = 0 или в А8 пять старших нулей	MV над (А9) и выделение в (А8) области бит с 27 по 31 (EXT)
	(В8) ³ 0 и (В9) ³ 0	2 команды CMPGT
	(А9) £ 0 или (А8) четно	CМРLТ и EXTU (см. вариант 2)
	(В8) < 0 и (В9) < 0	AND и SHRU (см. вариант 13)
	Хотя бы одно из(А9) и (А8) нечетно	OR и сброс области бит результата с 1 по 31 (CLR)
	(В8) ³ 0 и (В9) ³ 0	OR и EXTU (см. вариант 17)
	(А9) ¹ 0 или (А8) =0	CMPЕQ над (А9) и MV для (А8)
	(В8) < 0 и (В9) < 0	AND и EXT (см. вариант 5)
	(А9) = 0 или А8 = 0	2 команды MV
	(В8) ³ 0 и (В9) ³ 0	OR и сброс области бит результата с 0 по 30 (CLR)
	Одно из (А9) и (А8) нечетно, другое четно	(А9)Å(А8) и сброс области бит результата с 1 по 31 (CLR)

2. Получить исполняемый программный модуль (см. стр. 8 – 9).

3. Загрузить исполняемый модуль в симулятор (см. стр. 10).

4. В пошаговом режиме выполнить прогон программы (см. стр. 10), сравнивая данные прогноза с соответствующими данными окна CPU симулятора.

5. Предъявить результаты выполнения работы преподавателю, после чего завершить работу с симулятором (см. стр. 10).

Дата добавления: 2014-11-18