Многоразрядный сумматор

Синтез полного одноразрядного сумматора

Одноразрядные двоичные сумматоры

В цифровых устройствах применяются одноразрядные суммирующие схемы на два и три входа, причем первую называют полусумматором, вторую - полным одноразрядным сумматором.

Его реализация на основании полученных соотношений требует наличия логического элемента И, и двух ИЛИ-НЕ.

Сумматор в отличие от полусумматора должен воспринимать не два, а три входных сигнала: два слагаемых a, b и сигнал переноса с предыдущего разряда P.

Для реализации сумматора по полученным соотношениям требуются по две схемы эквивалентности, И, ИЛИ.

Простейшими из параллельных сумматоров (ПС) являются ПС с последовательной передачей сигналов переноса. На входы каждой одноразрядной схемы сумматора поступают два слагаемых и перенос из предыдущего разряда. Сигнал переноса, образованный в младшем разряде, распространяется последовательно по цепям переноса к старшим разрядам. Время распространения переноса определяется суммарной задержкой этих цепей.

Дата добавления: 2014-12-08