Модулей находится центральный процессор (ЦП) и шинный интерфейс, сопрягающий его с общей шиной

Среды общую шину.

Вычислительными модулями на примере многопроцессорной системы

Рассмотрим принципы организации обмена между

Организация межпроцессорного обмена в системах с

Обслуживания поступивших запросов. При этом для внешних устройств, формирующих запросы прерывания, мультипроцессорная система выглядит как один процессор, а процедура обслуживания запросов соответствует процедуре, выполняемой серийным контроллером прерываний Intel 8259А, который широко используется в современных системах.

Последовательного обмена информацией в процессе организации

АРIС - шину. Эта шина содержит три линии, на одну из которых (РIССLК) выдается синхросигнал, а две других (РIСD 1-0) служат для

После их анализа выдает соответствующие послания на внутреннюю

Общие запросы прерывания поступают на системный АРIС, который

Отдельной микросхемы, разработанной и поставляемой компанией Intel.

Поступают на системный АРIС - контроллер, который реализован в виде

Внутренние контроллеры прерываний связаны между собой по

специальной АРIC-шине (рис.2.12).Общие внешние запросы прерываний

стр.51

Каждый из процессоров содержит локальный АРIС, имеющий две входных линии LINT 0, LINT 1, на которые поступают локальные запросы прерывания, обслуживаемые только данным процессором. При работе в однопроцессорной системе АРIС отключается, и выводы LINT 1-0 используются для подачи запросов немаскируемого NMI и маскируемого INTR прерываний.

разделяемой памятью и общей шиной

с разделяемой памятью, использующей в качестве коммуникационной

2.7.1. Структура системы с разделяемой памятью

Структура многопроцессорной системы с общей шиной и разделяемой (общей) памятью (рис.2.13) содержит n вычислительных модулей BM1,…,BMn, m модулей оперативной памяти МОП1,…,МОПm, работающих под управлением контроллера. В составе вычислительных

стр.52

Функции шинного интерфейса следующие:

• управление занятием/освобождением общей шины;

• управление обменом между вычислительным модулем и общей памятью;

• распознавание собственного адреса, выставленного на общую

шину контроллером разделяемой памяти или другим устройством;

• организация внешних прерываний от запросов из системного

контролера прерываний;

• буферизация передаваемых данных.

Дата добавления: 2014-12-16