Синхронний однотактний RS–тригер

На рисункунаведена схема і умовне позначення синхронного однотактного RS–тригера, виконаного на елементах І–НЕ. Елементи 1 і 2 утворюють схему вхідної логіки RS–тригера, побудованого на елементах 3 і 4. Такі RS–тригери мають інформаційні входи R і S і вхід синхронізації С. Крім того, тригер може мати несинхронні входи і . В цьому випадку його функціонування здійснюється або під дією сигналів, що надходять на несинхронізовані входи при відсутності синхронізуючого сигналу (С = 0), або під дією сигналів, що надходять на синхронізовані входи. В останньому випадку на несинхронних входах повинні бути сигнали, які не впливають на стан схеми, в даному випадку – = =1.

Вхідна інформація, що представлена в парафазному коді, заноситься в синхронний однотактний RS–тригер через елементи вхідної логіки 1 і 2 в момент t надходження імпульсу синхронізації. При С = 0 тригер буде знаходитись в режимі зберігання. При відсутності імпульсу синхронізації тригер може бути встановлений в стан 0 через одночасну подачу на несинхронізовані входи сигналів = 0, = 1.

Таблиця 2. Таблиця переходів RS–тригера, побудованого на елементах І–НЕ, для синхронних входів R і S.

t	t +1	Коментар
C	R	S	Q
	*	*	Q (t)	Зберігання 0 або 1
			Q (t)	Зберігання 0 або 1
				Встановлення 1
				Встановлення 1
			–	Заборонена комбінація
* – будь-яке значення

Дата добавления: 2014-11-29