Организация динамической памяти

Структура микросхем динамической памяти (DRAM) в целом близка к структуре микросхем статической памяти. Однако для уменьшения количества выводов в микросхемах динамической памяти используется мультиплексированные входы адреса. Адрес, подаваемый с шины адреса процессора, делится на две части - адрес строки и адрес столбца. При адресации ячеек DRAM эти части адреса, последовательно во времени, подаются на адресные входы микросхемы памяти в сопровождении соответственно стробов адреса строки RAS (Row Address Strobe) и столбца CAS (Column Address Strobe). Сначала подаются ад­ресные биты, выбирающие строку массива ячеек. По сигналу RAS эти биты сохра­няются в защелке адреса строки внутри микросхемы, после чего на те же выводы микросхемы подаются младшие адресные биты.

Разделение полного адреса, выдаваемого процессором, и последовательную выдачу его на микросхему памяти осуществляет мультиплексор, входящий в схему управления (контроллер) динамической памятью.

Временные диаграммы ввода адреса запоминающего элемента в микросхемы DRAM приведены на рисунке 3.5.1.

Рисунок 3.5.1- Временные диаграммы сигналов ввода адреса в микросхему DRAM

Структура асинхронной динамической памяти DRAM конфигурации 2М х 8 емкостью 16 Mбит показана на рисунке 3.5.2. Ее ячейки организованы в массив 4 К х 4 К, в котором 4096 запоминающих элементов каждой строки разделены на 512 групп

Рисунок 3.5.2- Организация микросхемы динамической памяти 2М х 8

по 8 бит, так что в каждой строка хранит 512 байт данных. Для адресации 4096 строк необходимо 12 адресных разрядов. Еще 9 разрядов адреса необходимы для выбора из строки группы из 8 бит, поэтому для доступа к каждому байту в микросхеме с рассматриваемой организацией необходим 21-разрядный адрес. Старшие 12 и младшие 9 разрядов адреса образуют адреса строки и столбца байта.

В процессе операции чтения или записи сначала на адресные выводы микросхемы подается адрес строки. При активизации сигнала RAS он загружается в защелку (регистр) адреса строки микросхемы. Адрес строки дешифрируется дешифратором адреса строки, который активизирует одну из линий выбора строки запоминающего массива 0,1…4095. Содержимое выбранной строки массива с помощью схемы записи- чтения считывается в регистр- защелку 512x8 статического типа.

Через некоторое время после загрузки адреса строки на адресные выводы микросхемы подается адрес столбца, который загружается в защелку ад­реса столбца при активизации строба CAS. 9 линий этого регистра выбирают адресованный байт из 512, считанных в защелку 512x8 бит. Если управляющий сигнал R/W# указывает на операцию чтения, выбранный байт выставляется на лини данных D7…D0.

Для осуществления записи в микросхему, информация с линий D7…D0 пересылается в соответствующую группу из 8-ми бит защелки 512x8 и замещает их прежнее содержимое. В микросхемах динамической памяти, как правило, активным сигналам RAS и CAS соответствует низкий уровень напряжения, поэтому стробирование ад­реса выполняется при переходе соответствующего сигнала от высокого уровня к низкому. На схемах эти сигналы обозначаются как RAS и CAS.

Особенностью запоминающих элементов динамической памяти является то, что при считывании информации из них их содержимое разрушается, в связи с чем, после окончания действий по записи или чтению информации в защелку 512x8, необходимо регенерировать содержимое считанной в эту защелку строки массива. Для этого ранее сохраненное в защелке содержимое строки (при чтении информации из микросхемы), или с частью модифицированных бит (при записи информации в микросхему) записывается в считанную строку.

Необходимость восстановления содержимого выбранной строки запоминающего массива является причиной еще одного недостатка микросхем DRAM - обязательного ожидания окончания процесса перезаписи информации из защелки в выбранную строку перед операцией записи- чтения данных из другой строки. Это приводит к увеличению времени чтения- записи микросхемы. Однако, если последующий адрес записи- чтения относится к той же строке микросхемы, то адресуемый байт можно считать прямо из защелки, без повторной подачи адреса строки, с подачей на микросхему только адреса столбца в сопровождении строба CAS. Описанный режим записи - чтения информации из смежных ячеек памяти одной строки называется режимом быстрого страничного чтения (Fast Page Mode- FPM). Он обеспечивает значительное снижение времени записи- чтения в режиме пакетного обмена.

В связи с вышеописанной организацией микросхем динамической памяти подача адреса строки в ходе операции считывания или записи приводит к обновлению содержимого всех ячеек выбранной строки. Поэтому, для того, чтобы поддерживать содер­жимое памяти DRAM, достаточно периодически обращаться к каждой ее строке. Обычно эти действия выполняется с помощью специальной схемы, называемой схемой регенерации (Memory Refresh - “освежение” памяти), являющейся обязательным компонентом архитектуры ЭВМ, использующей динамическую память. Заметим однако, что основные действия по регенерации микросхем DRAM осуществляются внутри самих микросхем. Подсистема регенерации должна осуществлять только отсчет интервала регенерации и формировать адреса регенерируемых строк.

Благодаря своей высокой емкости (от 1 до 256 Мбит) и дешевизне, микросхемы DRAM широко использовались в запоминающих устройствах ЭВМ. Микросхемы имели различную организацию, благодаря чему из них можно было легко компоновать модули память требуемой емкости и разрядности. Конструктивно они выполнялись в виде модулей SIMM-30 и SIMM-72. Первые из них имели разрядность в 8 бит и емкость до 4 Мбайт. Разрядность модулей SIMM-72 составляла 32 бита, а емкость находилась в пределах от 1-го до 32 Мбайт.

Дата добавления: 2014-11-29