Готовимся к ГИА по русскому языку 2 страница

Разряд
ЧислоА				1
Число В
Разность

Разряд
ЧислоА							(10)
Число В
Разность

Разряд
ЧислоА				(10)
Число В
Разность

Результат вычисления в правом разряде 1-1 = 0. Во втором разряде вычесть 1 из 0 просто так не удастся, и поэтому просматриваем разряды справа налево до тех пор, пока не найдем 1. Добавляем 1 к 0 во втором разряде, что дает 10 (один, нуль). Числу 10₂ соответствует десятичное число 2. Нули, которые стоят между двумя разрядами, обращаются в единицы. Во втором разряде вычитаем из 10₂ – 1₂ и получаем 1₂. В третьем и четвертом разрядах результат вычитания будет равен 0.В пятом разряде опять из 0 нужно вычесть 1, для чего опять производится заем, как и в случае, описанном выше.

Если уменьшаемое больше вычитаемого, то разность получается положительной, если наоборот, то результат будет отрицательным.

Дополнительный код двоичного числа

Так как вычислительная машина оперирует с цифрами 0 и 1, то знаки + и -, предназначенные для обозначения положительных и отрицательных чисел, отсутствуют. Для представления положительных и отрицательных чисел в двоичной системе счисления и вычислительной технике используют старший значащий разряд двоичного числа. Если он равен 1, то число будет отрицательным, если он равен 0, то число будет положительное.

Такая форма представления чисел получается, если двоичное число представить следующим образом:

Такое представление называют дополнительным кодом двоичного числа. В этом случае старший значащий разряд имеет вес не , а . Если в этом разряде стоит 1, то он будет представлять десятичное число -128 и число в целом окажется отрицательным, так как наибольшее число, содержащееся в разрядах , не может превысить десятичное значение 127.

Таким образом, двоичное число 10110001 можно представить как

1*(-128)+0*64+1*32+1*16+0*8+0*4+0*2+1*1=-79

Если в старшем значащем разряде стоит 0, подобная запись представляет собой положительное число, так как у всех остальных разрядов веса положительны. Например,

01001000=0*(-128)+1*64+0*32+0*16+1*8+0*4+0*2+0*1=72

Для того чтобы представить отрицательное десятичное число в двоичной форме, необходимо это число записать как положительное в двоичном виде. После этого записать обратный код двоичного числа, а затем добавить к обратному коду двоичного числа единицу, в результате чего получим дополнительный код двоичного числа, который будет равен отрицательному десятичному числу. Рассмотрим следующий пример. Представить в двоичном виде отрицательное число – 77. Для этого получим двоичное число положительного числа 77.

77 = 01001101

Обратный код этого числа получим заменой 0 на 1, и 1 на 0.

Для получения дополнительного кода прибавим к обратному коду 1.

10110010 – обратный код
+ 1
10110011 – дополнительный код числа 77

Проверим, чему равно двоичное число 10110011

1*(-128)+0*64+1*32+1*16+0*8+0*4+1*2+1*1= -77

Таким способом можно представить числа в диапазоне от 10000000=-128 до 01111111=+127. Если этот диапазон недостаточен, то необходимо использовать шестнадцатиразрядные числа, которые образуются путем объединения двух 8-разрядных слов.

Использование дополнительных кодов двоичных чисел значительно упрощают операции двоичного вычитания, так как вычитание можно сложением положительного и отрицательного чисел. Например,

17-22= 17+(-22)

В двоичном виде это значит, что нужно сложить 00010001 = 17 и дополнительный код числа 00010110 = 22. Дополнительный код числа 00010110 получим, преобразовав его в обратный код 11101001 и прибавив к обратному коду 1.

00010110 – двоичный код числа 22

11101001 – обратный код
+ 1
11101010 – дополнительный код

После этого складываем

00010001 17

+
11101010 -22
=
11111011

Представим 11111011 в десятичном виде

1*(-128)+1*64+1*32+1*16+1*8+0*4+1*2+1*1= -5

Умножение двоичных чисел

Правила двоичного умножения

0*0=0
0*1=0
1*0=0
1*1=1

Умножение двух двоичных чисел осуществляется так же, как и умножение десятичных чисел. Возьмем два числа 9*3=27, в двоичном виде запишем их так

1001
* 11
=
1001
+ 1001
= 11011

11011= 1*16+1*8+0*4+1*2+1*1= 27

Двоично-десятичный код BCD (Binary Coded Decimal)

Двоично-десятичный код позволяет представлять в вычислительной машине десятичные цифры 0,…,9 с помощью символов двоичного алфавита.

При двоично-десятичном кодировании каждая десятичная цифра заменяется соответствующим 4-разрядным двоичным числом. Например, число 12 представляется следующим образом. Находим двоичное число для цифры 1 – 0001, находим двоичное число для цифры 2 – 0010, тогда двоично-десятичный код числа 12 будет иметь вид 0001 0010.

Системы кодирования

Для того чтобы иметь возможность оперировать не только с числами, но и символами, чтобы можно было представлять в ЭВМ текстовую информацию, используют системы кодирования, в которых каждому символу ставят в соответствие определенную комбинацию нулей и единиц.

В микроЭВМ наиболее часто используют два кода: американский стандартный код для обмена информацией ASCII (American Standard Code for Information Interchange) и расширенный двоично-кодированный EBCDIC (Extended Binary Coded Decimal Interchange).

Кроме этих кодов используются коды КОИ-7, КОИ-8 и др.

2. Схемотехника ЭВМ
2.1. Логические элементы

ЭВМ состоит не только из центрального процессора (микропроцессора). Он является главной, но лишь одной из многих интегральных микросхем, входящих в состав ЭВМ.

К наиболее распространенным интегральным микросхемам относятся логические элементы, реализующие логические функции И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ, инверторы, исключающее ИЛИ, триггеры, регистры, счетчики.

Данные интегральные микросхемы являются цифровыми. На их входах могут появляться лишь два характерных уровня напряжения: низкое (около 0 В) и высокое (например, 5 В), причем низкий и высокий уровни напряжения представляют собой двоичные значения 0 и 1 соответственно.

Логический элемент И.

Условное графическое изображение логического элемента И представлено на рис.2.1.

Рис.2.1. Графическое изображение логического элемента И.

Так как это цифровая микросхема, то на входы и подаются входные напряжения, которые могут принимать только фиксированные значения, принятые для данного типа микросхемы, которые определяются разработчиком микросхемы. Для микросхем типа ТТЛ это напряжения 0 В или 5 В. На выходе микросхемы также будут появляться данные напряжения, а какое конкретно – определяется таблицей истинности логического элемента. Для логического элемента И с двумя входами комбинации сигналов на входах элементов и таблица истинности представлены в таблицах 2.1 и 2.2.

Таблица 2.1 Комбинация сигналов на входах логического элемента И

,В	,В	,В

Таблица 2.2 Таблица истинности логического элемента И

Таким образом, работа логического элемента И описывается следующим правилом: выходной сигнал равен 1 только тогда, когда все входные сигналы равны 1, т.е. только тогда, когда все , . Если на одном их входов появляется 0, то и на выходе появляется 0. Это правило аналитически записывается в виде

(2.2)

то есть операция И записывается точкой.

Данная запись заимствована из алгебры Буля, которую можно рассматривать как арифметику систем, построенных на логических элементах.

В ЭВМ арифметико-логическое устройство содержит восемь двухвходовых логических элементов И, что позволяет микро-ЭВМ выполнять операцию над двумя словами А и В, каждое длиной 8 бит.

Логический элемент ИЛИ.

Условное графическое изображение логического элемента ИЛИ представлено на рис.2.2.

Рис.2.2. Графическое изображение логического элемента ИЛИ.

Выходной сигнал логического элемента ИЛИ равен 1, если хотя бы один из входных сигналов равен 1. Аналитически это записывается следующим образом:

(2.2)

Символ + обозначает выполнение операции ИЛИ. Таблица истинности логического элемента ИЛИ приведена в таблице 2.3.

Таблица 2.3 Таблица истинности логического элемента ИЛИ

Инвертор или логический элемент НЕ

Выходной сигнал инвертора противоположен по значению входному сигналу или, другими словами, сигналы на входе и на выходе инвертора всегда не совпадают: если на входе 0, то на выходе 1; если на входе 1, то на выходе 0.

На рис.2.3 дано условное графическое изображение инвертора. Кружок на выходе инвертора означает выполнение операции НЕ.

Рис.2.3. Графическое изображение логического элемента НЕ.

Операция отрицания аналитически записывается в виде

(2.3)

Горизонтальная черта над переменной читается как "не", т.е. читается как " равно не ".

Логический элемент И-НЕ

Логический элемент И-НЕ отличается от логического элемента И дополнительной операцией отрицания. Условное графическое изображение элемента такое же, как и у элемента И, с добавлением кружка на выходе (рис.2.4.)

Рис.2.4. Графическое изображение логического элемента И-НЕ.

В соответствии с алгеброй Буля операция И-НЕ аналитически записывается следующим образом:

(2.4)

Над переменными и сначала совершается операция И, результат которой инвертируется.

Правило работы логического элемента И-НЕ заключается в следующем: выходной сигнал равен 0, если все входные сигналы равны 1.

Логические элементы И-НЕ используются достаточно часто, так как любая логическая схема может быть построена исключительно на элементах И-НЕ, то есть можно обойтись элементом одного единственного типа.

Таблица истинности приведена в таблице 2.4.

Таблица 2.4 Таблица истинности логического элемента И-НЕ

Логический элемент ИЛИ-НЕ

Условное графическое изображение приведено на рис.2.5.

Рис.2.5. Графическое изображение логического элемента ИЛИ-НЕ

Таблица истинности приведена в таблице 2.5

Таблица 2.5 Таблица истинности логического элемента ИЛИ-НЕ

В логическом элементе ИЛИ-НЕ совмещено выполнение двух операций: ИЛИ и НЕ, при этом сначала выполняется операция ИЛИ, а затем производится инвертирование.

В логическом элементе ИЛИ-НЕ выходной сигнал равен 1, если все входные сигналы равны 0. Аналитически операция ИЛИ-НЕ записывается следующим образом:

(2.5)

Логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ

В логическом элементе ИСКЛЮЧАЮЩЕЕ ИЛИ выходной сигнал равен 1 только тогда, когда один из входных сигналов равен 1 (табл.2.6).

Таблица 2.6 Таблица истинности логического элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ

Условное графическое изображение приведено на рис.2.6.

Рис.2.6. Графическое изображение логического элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ

2.2.Триггеры

Триггер представляет собой логическую схему с двумя выходами, значения сигналов на которых противоположны друг другу: если на одном из выходов 1, то на другом выходе 0 и наоборот. Выходы триггера обозначают и ; по значению противоположно ( читается как "не ").

Триггер имеет также дополнительные входы (не менее двух): установки, обозначаемый как (set – установка), и сброса, обозначаемый R (reset – сброс). Появление импульса на входе переводит триггер в состояние . Такой процесс называют установкой триггера в 1, а вход – входом установки триггера в 1. В зависимости от схемных особенностей триггера установка в 1 будет происходить при подаче на этот вход либо сигнала 1, либо сигнала 0. Вход используют для перевода триггера в состояние . Этот процесс называется установкой триггера в 0, или сбросом. Соответствующий вход называют входом установки триггера в 0, или входом сброса. Такой триггер называется -триггером.

Условное графическое изображение -триггера приведено на рис.2.7.

Рис.2.7.Условное графическое обозначение -триггера.

Важнейшим из всех возможных применений триггера является использование его в качестве запоминающего устройства, называемого защелкой. Например, ячейки статической полупроводниковой памяти строятся на триггерах, причем для запоминания в ячейке памяти слова длиной 8 бит требуется 8 триггеров.

Другим примером использования триггера является его применение в качестве делителя на два частоты входных сигналов.

Кроме -триггеров в микро-ЭВМ также используются -триггеры и двухтактные -триггеры. -триггер используется как запоминающий элемент, двухтактный -триггер используется как запоминающий элемент, так и для деления частоты на два.

Оба триггеры имеют вход синхронизации, сигналы на который подаются от генератора тактовых сигналов. Момент времени передачи информации со входа на выход триггера определяется его типом: -триггер реагирует на появление фронта сигнала, -триггер – на появление среза синхросигнала.

Фронт и срез сигнала показаны на рис.2.8.

Рис.2.8. Положение фронта и среза сигнала.

-триггер

Условное графическое изображение -триггера представлено на рис.2.9.

Рис.2.9. Условное графическое изображение -триггера.

Для -триггера обязательно наличие двух входов: (синхронизация) и (delay – задержка). Кроме этого, обычно имеются входы установки и сброса .

На рис.2.10 представлена временная диаграмма работы -триггера.

Рис.2.10. Временные диаграммы работы -триггера.

Сигнал, появляющийся на входе , передается на выход при переключении сигнала синхронизации из нуля в единицу. Значение сигнала на выходе сохраняется даже при последующих изменениях сигнала на входе , что и позволяет использовать триггер для запоминания информации. В момент времени , когда сигнал синхронизации снова становится равным единице, новое значение сигнала со входа передается на выход и запоминается.

Двухтактный -триггер

Условное графическое изображение двухтактного -триггера приведено на рис.2.11.

Рис.2.11. Условное графическое изображение -триггера

Триггер имеет три входа J и три входа K, хотя в общем случае их может быть и другое число. Входы J и K предназначены для подачи на них управляющих сигналов, входы S и R используются для установки и сброса. Триггер считается готовым к работе, если S=1 и R=1 (в этом случае входы S и R не оказывают влияния на его функционирование).

Входы J и K заводятся на имеющиеся в триггере логические элементы И. В триггере выполняются операции

Момент времени, непосредственно предшествующий переключению сигнала синхронизации из нуля в единицу, обозначен , а момент времени, непосредственно следующий за обратным переключением сигнала синхронизации, обозначен (рис.2.12)

Рис.2.12. Схема моментов времени сигнала синхронизации.

В таблице 2.7 приведены сведения о работе JK-триггера, эта таблица является таблицей переходов JK-триггера.

Таблица 2.7 Таблица переходов JK-триггера

Состояния входов и выходов
В момент	В момент

Если J=0 и K=0, то состояния выходов в моменты времени и одинаковы (первая строка таблицы).

Если J=0, то сигнал K=1 передается по срезу синхросигнала на выходы и переводит их в состояния , (вторая строка).

Дата добавления: 2014-12-27