КАТЕГОРИИ: Архитектура-(3434)Астрономия-(809)Биология-(7483)Биотехнологии-(1457)Военное дело-(14632)Высокие технологии-(1363)География-(913)Геология-(1438)Государство-(451)Демография-(1065)Дом-(47672)Журналистика и СМИ-(912)Изобретательство-(14524)Иностранные языки-(4268)Информатика-(17799)Искусство-(1338)История-(13644)Компьютеры-(11121)Косметика-(55)Кулинария-(373)Культура-(8427)Лингвистика-(374)Литература-(1642)Маркетинг-(23702)Математика-(16968)Машиностроение-(1700)Медицина-(12668)Менеджмент-(24684)Механика-(15423)Науковедение-(506)Образование-(11852)Охрана труда-(3308)Педагогика-(5571)Полиграфия-(1312)Политика-(7869)Право-(5454)Приборостроение-(1369)Программирование-(2801)Производство-(97182)Промышленность-(8706)Психология-(18388)Религия-(3217)Связь-(10668)Сельское хозяйство-(299)Социология-(6455)Спорт-(42831)Строительство-(4793)Торговля-(5050)Транспорт-(2929)Туризм-(1568)Физика-(3942)Философия-(17015)Финансы-(26596)Химия-(22929)Экология-(12095)Экономика-(9961)Электроника-(8441)Электротехника-(4623)Энергетика-(12629)Юриспруденция-(1492)Ядерная техника-(1748) |
Функционирование микропроцессора К580ВМ80А при выполнении команд
Функционирование восьмиразрядного микропроцессора К580ВМ80А зависит от воздействующих на микросхему управляющих сигналов, которые представлены в табл.4.
Выполнение каждой команды производится микропроцессором в строго определенной последовательности, определяемой кодом команды, и синхронизируется во времени двумя последовательностями неперекрывающихся импульсов, поступающими от тактового генератора. В зависимости от вида команды для выполнения может потребоваться от одного до пяти машинных циклов. Машинный цикл – это время, требуемое для извлечения одного байта информации и выполнения команды. В каждом цикле производится обращение микропроцессора к памяти или устройствам ввода/вывода. Машинный цикл может состоять из 3–5 машинных тактов. Микропроцессор К580ВМ80А имеет десять различных машинных циклов: 1. извлечение кода команды (кода операции); 2. чтение данных из памяти; 3. запись данных в память; 4. чтение данных из стека; 5. запись данных в стек; 6. ввод данных из внешнего устройства; 7. запись данных во внешнее устройство; 8. обслуживание прерывания; 9. останов; 10. обслуживание прерывания при останове.
Первым машинным циклом при выполнении любой команды всегда является цикл извлечения кода команды. На первом такте каждого машинного цикла микропроцессор указывает тип выполняемого цикла с помощью восьмиразрядного слова состояния, выдаваемого на шину данных. Информация слова состояния отображает действия, производимые в текущем цикле. Назначение каждого разряда слова состояния расшифровывается в табл.5. Коды машинных циклов представлены в табл.6.
Для нормального функционирования микропроцессорной системы недостаточно управляющих сигналов, генерируемых микропроцессором. Микропроцессорная система в каждом машинном цикле должна получать наиболее полную информацию о состоянии микропроцессора. В условиях, когда внешних выводов микросхемы К580ВМ80А для индикации внутреннего состояния микропроцессора недостаточно, эта задача решается с использованием мультиплексирования шины данных и представления внутреннего состояния микропроцессора на внешнем по отношению к микропроцессору регистре состояния. Запись в регистр состояния микропроцессора восьмиразрядного слова состояния, выдаваемого на первом такте каждого машинного цикла на шину данных, осуществляется с помощью специальным образом сформированного сигнала синхронизации. Слово состояния, записанное в регистр состояния микропроцессора, остается неизменным в течение всего машинного цикла. Сигналы с восьми выходов регистра состояния микропроцессора поступают на шину управления микропроцессорной системы. Каждый разряд регистра состояния микропроцессора передается на соответствующие управляющие входы адаптеров или схем сопряжения с устройствами ввода/вывода, определяя тем самым их режим функционирования в соответствии с текущим состоянием микропроцессора.
При подаче на микропроцессор сигнала RESET начинается первый такт машинного цикла. Происходит передача содержимого счетчика команд по шине адреса в память и выдача слова состояния на шину данных в виде параллельного восьмиразрядного кода. На втором такте анализируются сигналы READY, HOLD и HLTA. Если или то микропроцессор переходит в состояние ожидания или состояние останова соответственно. В состоянии ожидания микропроцессор будет находиться до тех пор, пока не поступит сигнал . Из состояния останова микропроцессор может выйти при поступлении сигналов , и при установленном в единичное состояние триггере разрешения прерывания.
Если , то микропроцессор переходит к анализу сигнала HOLD. При вырабатывается сигнал HLDA и микропроцессор переходит в режим захвата, предоставляя шины адреса и данных внешнему устройству для реализации режима прямого доступа к памяти. Если текущий машинный цикл не является циклом записи, то сигнал HLDA выдается в четвертом такте. Переход к режиму захвата ранее не разрешается, поскольку в третьем такте микропроцессор должен закончить обмен информацией с регистром состояния. При наличии в текущем машинном цикле четвертого и пятого тактов они совмещаются с режимом захвата. После освобождения шин внешнее устройство устанавливает сигнал и микропроцессор начинает выполнять следующий машинный цикл прерванной команды или первый цикл новой команды. После выполнения третьего такта микропроцессор в зависимости от типа машинного цикла может перейти к четвертому такту или закончить текущий цикл. После четвертого такта ситуация аналогична. Во время четвертого и пятого тактов обращений к внешним устройствам нет, и микропроцессор выполняет внутренние операции. В конце машинного цикла анализируется сигнал HOLD. Если , то выполнение действий режима захвата продолжается. При микропроцессор заканчивает прерванную команду. По окончании последнего машинного цикла команды анализируется сигнал INT. Если и внутренний триггер разрешения прерывания находится в состоянии единицы, то внутренний триггер запроса прерывания устанавливается в единицу и микропроцессор выдает сигнал INTE. Внутренний триггер разрешения прерывания устанавливается в единицу командой EI, а сбрасывается в ноль командой DI. При отсутствии запросов на прерывание микропроцессор переходит к выполнению следующей команды. Подача сигнала длительностью не менее трех периодов тактовой частоты устанавливает микропроцессор в начальное состояние. Программный счетчик и триггер разрешения прерывания сбрасываются в нулевые состояния, а схема управления начинает формировать первый такт машинного цикла извлечения кода команды.
Дата добавления: 2014-12-24; Просмотров: 609; Нарушение авторских прав?; Мы поможем в написании вашей работы! Нам важно ваше мнение! Был ли полезен опубликованный материал? Да | Нет |