Сдвиговые регистры

Параллельные регистры.

Регистры называются параллельными если при записи и выдачи многоразрядного слова информации все разряды одновременно записываются в регистр или выдаются из него. Этот способ функционирования приводит к конкретным методам построения: - количество триггеров в регистре определяется разрядностью хранимого слова информации; - используемые триггеры должны быть одного типа; - для одновременного срабатывания всех триггеров их соответствующие управляющие входы должны быть соединены параллельно.

D - входы триггеров являются разрядными входами регистра, С - входы всех триггеров объединены и образовали управляющий вход регистра -- запись, также, все входы R объединены для образования управляющего входа регистра R -- сброс в нулевое состояние. Работа регистра состоит в том, слово информации, имеющееся на D входах, будет записано в регистр по приходу перехода 0-1 сигнала подаваемого на вход С. При любых других состояниях входа С информация не будет записана в регистр. Если на вход R подать сигнал низкого уровня произойдет запись нуля во все триггеры регистра не зависимо от состояний других входов регистра. Поэтому говорят, что этот регистр имеет асинхронный сброс в”0”.

Сдвиговый регистр построен на четырех D триггерах с динамической блокировкой входов. Для управления регистром сформированы: вход С -- вход синхронизации и вход R - общий сброс регистра. Информационным входом регистра является вход D первого триггера (обозначен - DS).

На диаграмме показаны основные особенности работы сдвигового регистра. Принято следующее начальное состояние регистра: Q1=1, Q2=0, Q3=1, Q4=0. В момент времени t1 спадом сигнала R осуществляется общий сброс регистра, на всех выходах устанавливаются нулевые значения. В момент t2 на входе DS устанавливаем высокий уровень, и по фронту первого сигнала синхронизации эта информация запишется в первый триггер. В остальные триггеры запишутся нули, так как перед приходом первого сигнала синхронизации на входах этих триггеров имеются нулевые уровни. В течении периода первого сигнала синхронизации на входе DS устанавливаем нулевой уровень и это приводит к тому, что по фронту второго сигнала синхронизации в первый триггер записывается “0”, единица переписывается во второй триггер. По третьему сигналу синхронизации единица переписывается в третий триггер, по четвертому -- в четвертый триггер.

Таким образом, за четыре такта (четыре сигнала синхронизации) единица будет сдвигаться вправо по триггерам регистра, по пятому сигналу регистр очистится.

В рассмотренной схеме разряды слова информации сдвигаются вправо относительно разрядов регистра. Можно схемотехнически организовать сдвиг влево.

Дата добавления: 2014-12-24