Краткие сведения об оперативных запоминающих устройствах

Краткие сведения о запоминающих устройствах

Способы построения запоминающих устройств

Запоминающие устройства (рис. 1) предназначены для хранения больших объемов ин-формации. Типовая структура запоминающего устройства (ПЗУ) приведена на рис. 1.

Устройство содержит матрицу запоминающих ячеек (ЗЯ), в каждой из которых может храниться один бит информации – "0" или "1". Входная и выходная шины имеют доступ ко всем ячейкам. Для записи информации

Для обеспечения работы запоминающего устройства в различных режимах предназначе-но устройство управления, которое имеет два входа.

CS – chip select (выбор кристалла). Если CS = 1, то на выходе (Out) устанавливает третье состояние. При CS = 0 выход активен.

Оперативные запоминающие устройства (RAM, Random Access Memory, то есть запоминающие устройства произвольного доступа) – устройства, использующие энергозависимую среду, в которую загружаются и в которой находятся прикладные программы и данные в момент, пока вы с ними работаете. Когда вы заканчиваете работу, информация удаляется из оперативной памяти..

Все оперативные запоминающие устройства с произвольным доступом (RAM) можно разделить на два типа:

1. DRAM (динамическая RAM).

В устройствах DRAM для хранения одного бита используется только один транзистор и пара конденсаторов, поэтому они более вместительны, чем микросхемы других типов памяти. Транзистор для каждого однозарядного регистра DRAM использует для чтения состояния смежного конденсатора. Если конденсатор заряжен, в ячейке записана 1; если заряда нет – записан 0. Заряды в крошечных конденсаторах все время стекают, вот почему память должна постоянно регенерироваться. Даже мгновенное прерывание подачи питания или какой-нибудь сбой в циклах регенерации приведет к потере заряда в ячейке DRAM, а следовательно, к потере данных.

Ячейки памяти в микросхеме DRAM – это крошечные конденсаторы, которые

удерживают заряды. Проблемы, связанные с памятью этого типа, вызваны тем, что она динамическая, т.е. должна постоянно регенерироваться, так как в противном случае электрические заряды в конденсаторах памяти будут “стекать”, и данные будут потеряны. Регенерация происходит, когда контроллер памяти системы берет крошечный перерыв и обращается ко всем строкам данных в микросхемах памяти. Большинство систем имеет контроллер памяти (обычно встраиваемый в набор микросхем системной платы), который

настроен на соответствующую промышленным стандартам частоту регенерации, равную 15 мкс.

Для реализации элемента памяти динамического ОЗУ широко применяется схема, показанная на рис. 18.1

Выбор элемента памяти производится сигналом лог. 1 на шине строки. Транзистор VT 2 открывается и соединяет конденсатор С 1 с шиной столбца. РШ – разрядная шина. Предварительно через транзистор VT 1, который открывается сигналом "Такт (С)", заряжается емкость ш C до напряжения 0 U. Емкость ш C должна значительно превышать емкость С 1.

2. SRAM (статическая RAM).

Статическая оперативная память (Static RAM – SRAM). Она названа так потому, что в отличие от динамической оперативной памяти, для сохранения ее содержимого не требуется периодической регенерации. Но это не единственное ее преимущество. SRAM имеет болем высокое быстродействие, чем динамическая оперативная память. Время доступа SRAM не более 2 нс. Пока подается питание, SRAM будет помнить то, что сохранено.

По сравнению с динамической оперативной памятью быстродействие SRAM рамного выше, но плотность ее намного ниже, а цена довольно высокая. Более низкая плотность означает, что микросхемы SRAM имеют большие габариты, хотя их информационная емкость намного меньше. Большое число транзисторов и кластиризованное их размещение не только увеличивает габариты SRAM, но и значительно повышает стоимость технологического

процесса по сравнению с аналогичными параметрами для микросхем DRAM.

Рассмотрим один из вариантов исполнения элемента памяти статического ОЗУ.

Собственно элементом памяти является D-триггер, находящийся на пересечении i – й строки и j – го столбца. Для уменьшения количества выводов микросхем ОЗУ совмещают входы и выходы в них. Поэтому на схеме введен еще и электронный ключ SW. При уровнях лог. 1 на линиях i и j и при подаче сигнала разрешения записи WR=1, в триггер записывается информация, которая поступает на вход D. При этом шина Вх./Вых. оказывается подключенной к D входу триггера через электронный ключ SW и выполняет функции входа, при снятии сигнала WR ключ подключает к шине Вх./Вых., и эта шина выполняет функции выхода. Если оперативная память одноразрядная, то шина Вх./Вых. будет общей для всех элементов памяти. Но чаще она многоразрядна и в этом случае на каждой паре линий строка-столбец располагается по n триггеров и n ключей, где n-число разрядов, а элемент "И" при этом остается один. Естественно, что каждый из ключей подключается к своей шине Вх./Вых.

Дата добавления: 2015-03-29