Архитектура ЭВМ 5 страница

микросхемы BBSRAM – обычные статические ОЗУ с малым энергопотреблением, питающиеся от встроенных малоразмерных литиевых аккумуляторов и имеющие усиленную защиту от искажения информации при включении и отключении питания;

микросхемы NVRAM – микросхемы, объединяющие в одном корпусе статическое ОЗУ и перепрограммируемую память EEPROM, обменивающиеся данными при включении и отключении питания;

микросхемы FRAM – ферроэлектрическая память;

Первый вариант энергонезависимого ОЗУ часто используется в современных компьютерах для построения CSMOS-памяти, хранящей основные сведения об оборудовании компьютера и различные настройки системы.

Контрольные вопросы

Что такое двоичное кодирование данных и команд?

Что предусматривает принцип однородности памяти?

Объясните принцип программного управления архитектуры фон Неймана.

Что такое принцип адресуемости памяти в архитектуре фон Неймана?

Разъясните назначение АЛУ в вычислительной машине фон Неймана.

Что такое ЗУ в архитектуре фон Неймана, и каково его назначение?

Какой блок в архитектуре фон Неймана управляет всеми процессами (АЛУ, УУ, ЗУ, УВВ) и как он называется?

Нарисуйте структурную схему вычислительной машины фон Неймана. Объясните назначение её блоков.

Почему вычислительную машину фон Неймана называют машиной с последовательной обработкой данных? По какому признаку структурной схемы можно обнаружить это свойство машины?

Что такое регистры в расширенной архитектуре фон Неймана?

Что такое кэш-память и в чём заключается принцип её работы?

Какие элементы входят в центральный процессор расширенной архитектуры фон Неймана?

Что такое основная и вторичная память расширенной архитектуры фон Неймана? Где они размещаются в реальной вычислительной машине?

Что такое порты расширенной архитектуры фон Неймана?

Какие элементы входят во вторичную память расширенной архитектуры фон Неймана.

Каким образом достигается иллюзия многозадачности в вычислительной машине фон Неймана?

По какому признаку различаются внешние и внутренние устройства вычислительной машины (персонального компьютера)?

Что такое внутренняя память, и из каких элементов она состоит?

Какова роль тактового генератора в персональном компьютере?

Что представляет собой системная шина компьютера? Какова её роль?

Какова роль контроллеров и портов персонального компьютера?

Что такое Com-порт персонального компьютера?

Что такое LPT-порт персонального компьютера?

Каковы особенности USB-порта с точки зрения эксплуатации персонального компьютера?

Каким образом присоединяются к системной шине внешние устройства и как они управляются?

Что такое ОЗУ персонального компьютера. Каковы разновидности ОЗУ по принципу действия?

Что такое ПЗУ персонального компьютера, что оно хранит, каковы его разновидности по способу стирания?

Каким образом к системной шине присоединяются накопители на дисках?

Что такое CSMOS и какова его роль в персональном компьютере?

Нарисуйте и объясните структурные схемы вычислительных систем с общей и распределённой памятью.

Объясните, что означают обозначения ОКОД, МКОД, ОКМД, МКМД?

Нарисуйте и объясните схему взаимодействия основной и кэш памяти.

3. АРХИТЕКТУРА ВНУТРЕННИХ УСТРОЙСТВ
ПЕРСОНАЛЬНОГО КОМПЬЮТЕРА

3.1. Архитектура процессора

Под архитектурой микропроцессора понимается его программная модель, т.е. программно-видимые устройства. Под микроархитектурой понимается внутренняя реализация этой программной модели. Следует иметь в виду, что различные фирмы могут использовать одну и ту же архитектуру, например,
32-разрядную IA-32, но реализовывать её разными способами.

Как уже говорилось выше, различают следующие типы процессоров:

CISK (с полным набором команд);

RISK (с ограниченным набором быстрых команд и реализацией остальных команд через быстрые);

MISK (быстродействующие процессы с минимальным набором быстрых команд).

Для современных микропроцессоров характерно наличие двух режимов работы: режим реальной адресации и защищённый режим. В режиме реальной адресации процессору доступно около 1Мб памяти. В защищённом режиме доступны 4Гб физической памяти, через которую можно получить доступ к 64Тб виртуальной памяти. Отдельные области памяти объявляются защищёнными от записи. Это сделано для того, чтобы в мультипрограммном режиме программы не влияли друг на друга.

На рис. 3.1 показан один из вариантов структурной схемы микропроцессора фирмы Intel. Все внутренние устройства микропроцессора объединены в единую систему внутренней магистралью, которая присоединяется к системной шине компьютера через специальное устройство – интерфейс системной шины. Толстыми белыми стрелками показаны направления движения информации, тонкими чёрными – линии передачи управляющих сигналов.

Все вычисления ведутся двумя арифметико-логическими устройствами (АЛУ). АЛУ команд обрабатывает команды, АЛУ данных выполняет вычислительные операции над данными. Управляет всеми процессами внутри микропроцессора устройство управления, состоящее из множества блоков. Внутреннюю память процессора образует множество регистров.

Регистром называется несколько ячеек памяти (их число кратно восьми), которые имеют два устойчивых состояния и позволяют выполнять над данными, помещёнными в них такие операции как инкремент и декремент[6], а также арифметический и циклический сдвиг[7] данных на одну позицию. Поскольку количество регистров в процессоре невелико, то их стоимость не имеет значения, и регистры имеют более высокое быстродействие, чем основная память.

Как известно при запуске программы для неё выделяется определённая область памяти, которая делится на отдельные части (сегменты). Примерами сегментов являются сегменты кода программы (CS) и данных (DS). Для работы с данными используются также сегменты ES, FS иGS. Кроме того, для организации временной передачи управления для организации подпрограмм, процедур и функций выделяются специальный сегмент стека (SS) адресов возврата и регистр IP указателя вершины стека адресов возврата. Таким образом, часть регистров микропроцессора выделяется для хранения адресов начала сегментов. Эти сегменты называются регистрами сегментов. Именно через них АЛУ команд общается с внутренней магистралью.

Рис. 3.1. Вариант структурной схемы микропроцессора фирмы Intel

Микропроцессор имеет также множество регистров общего назначения. С ними работает АЛУ данных. Из регистров общего назначения регистр SP содержит указатель вершины стека, т.е. адрес данного, которое должно быть записано при следующем обращении к стеку.

Регистр флагов – специальный регистр, биты которого не зависят друг от друга и не могут быть использованы для операций обработки данных Они содержат информацию о состоянии процесса и наступивших событиях.

На рис. 4.1 показаны 16-битовые регистры общего назначения. Каждый из регистров АХ, ВХ, СХ и DX разбивается на старший и младший байты. Названия байтов регистра образуются из названия регистра посредством замены буквы Х буквой L для младшего байта и буквой H – для старшего. В частности, в регистре АХ старший и младший байты называются соответственно AH и AL.

Современные микропроцессоры имеют уже 64-битные регистры, поэтому к их именам слева добавляется буква Е. Например регистр АХ получил название ЕАХ

В процессе работы программы очередная команда выбирается из ОЗУ и через регистр команды поступает в устройство управления. Устройство управления опознаёт команду, распознаёт способ адресации данных, организует вычисления адресов АЛУ команд и управляет работой АЛУ данных и всех остальных устройств. Внутри устройства управления имеется множество различных блоков, часть которых управляют выполнением арифметических операций, а часть повышает производительность системы.

В устройстве управления имеется короткая очередь команд. Это позволяет параллельно с обработкой данных выбирать последующие команды и подготавливать данные к исполнению команд. Вторым способом повышения производительности процессора является конвейеризация. Она предполагает организацию из блоков устройства управления последовательной технологической цепочки. Каждая операция по обработке инструкции выполняется своим элементом конвейера и продвигается по технологической цепочке от начала к концу. Это позволяет запустить на обработку несколько инструкций программы. В процессоре может быть несколько конвейеров. Процессор с одним конвейером называется скалярным.

Устройство управления позволяет реализовать технологию продвижения данных, которая предусматривает возможность начала выполнения инструкции до окончания подготовки всех необходимых данных.

Интересные возможности повышения производительности обеспечивают технологии предсказания переходов и исполнение по предположению. Они обрабатывают ветвящиеся алгоритмы. Первая технология в статическом варианте считает, что одни переходы произойдут, другие – нет, и направляют поток выборки и декодирования инструкций по ветви, которая, по мнению процессора, будет выполняться. В динамическом варианте накапливается статистика осуществления переходов, и предсказание оказывается более точным. В данном случае процессор рискует тем, что при неверном предсказании будут сделаны несколько лишних шагов.

Исполнение по предположению является развитием предсказания переходов и предусматривает не только декодирование инструкций, но и их исполнение, не дожидаясь фактического выполнения перехода.

Для обеспечения лучших возможностей обработки данных в классическую архитектуру микропроцессоров вводятся расширения. Наиболее ранним по времени расширением является введение в микропроцессор математического сопроцессора, выполняющего операции с плавающей точкой и вычисляющий различные математические функции. Для этого в микропроцессор добавлен блок FPU (он же NPX), который содержит стек из восьми 80-битных регистров.

Более поздним расширением является поддержка приложений мультимедиа, т.е. операций с 2D- и 3D-графикой. Эта технология называется ММХ и предусматривает использование младших битов регистров FPU для выполнения операций над целыми комплектами операндов, включающих в себя 1, 2, 4 и 8 операндов. В этой технологии используется арифметика с насыщением, которая игнорирует перенос единиц из самого старшего и самого младшего разряда, теряя эти единицы как ненужные.

В процессорах старше Pentium-III для этой цели используются дополнительные восемь 128-битные регистры, которые позволяют выполнять операции над одним комплектом операндов (скалярные инструкции) и четырьмя комплектами данных (векторные инструкции). Такое расширение называется потоковым расширением SSE.

Технология 3Dnow! расширяют возможности блока ММХ и позволяют использовать операции с упакованными в FP-формат числами с плавающей точкой. При этом задействованными оказываются регистры блока ММХ. Это существенно повышает быстродействие при обработке графики и открывает возможность расширить наборы инструкций ММХ и кэширования, а также ввести новый комплект команд, ориентированных на обработку сигналов.

3.2. Архитектура оперативной памяти [8]

3.2.1. Блочная организация памяти

Несмотря на большие успехи в области разработки и производства сверхбольших интегральных микросхем, в настоящее время отсутствует возможность создания оперативной памяти, имеющей достаточную ёмкость, в виде одной микросхемы. Второй проблемой является обеспечение должной разрядности ячеек памяти, соответствующей разрядности слов вычислительной машины. Поэтому основная память строится на множестве микросхем.

На рис. 3.2 показана схема увеличения разрядности памяти. Интегральные микросхемы ИМС₀, ИМС₁, …, ИМС₇ имеют информационные выходы,
соединённые параллельно и присоединённые к шине данных. Адресные входы А₀, А₁, …, А_m-1 также соединены параллельно и присоединены к шине адреса. Комбинация импульсов на шине адреса указывает на ячейки микросхем памяти ИМС₀, ИМС₁, …, ИМС₇. Многопроводная линия "Выбор микросхемы" определяет одну из указанных микросхем, с которой производится операция чтения или записи данных. По линии "Чтение/запись" передаётся сигнал "Чтение" (логическая единица) или запись (логический ноль).

Несколько микросхем, обеспечивающих нужную разрядность, называются модулем памяти. Модулем можно несколько модулей памяти назвать и единственную микросхему, имеющую нужную разрядность. Несколько модулей памяти называются банком памяти. Несколько банков памяти называется блоком памяти.

Рис. 3.2. Увеличение разрядности памяти

Для блочной памяти, состоящей из банков, имеющих ёмкость В, известно три основных схемы построения адресов (А), состоящих из пары чисел b (номер банка) и w (адрес ячейки памяти внутри банка)[9]:

блочная (номер банка памяти b определяет старшие разряды памяти);

циклическая (b = A mod B – остаток от деления A/B, w = A – B•b – результат деления нацело А на В);

блочно-циклическая (комбинация двух первых).

Структура основной памяти с блочным способом построения адресов показана на рис. 3.3. На рисунке показаны 4 банка памяти, содержащие по 128 слов. По двухпроводной линии поступает двухразрядный код номера банка памяти, а по многопроводной – адрес слова в банке. Таким образом, физический адрес (А) слова превращается в пару чисел (b, w). Дешифратор номера блока преобразует двухразрядный двоичный код номера банка в четырёхразрядный параллельный единичный код. В зависимости от команды в выбранную ячейку выбранного банка записываются данные или читаются из неё. Мультплексор/демультиплексор в зависимости от кода номера банка подключает информационные входы/выходы банков памяти к шине данных. Если происходит запись данных, то мультплексор/демультиплексор работает в режиме мультиплексора, а при чтении данных – в режиме демультиплексора.

На рис. 3.4 показана структурная схема блочной памяти с чередованием адресов по циклической схеме. От схемы рис. 3.3 эта схема отличается наличием регистров адресов и двунаправленных регистров данных, а также нумерацией слов в банках памяти. Расчёт параметров b и w для первых и последних слов в банках памяти приведена в табл. 4.1. Ёмкость банка равна 128 словам, следовательно, параметр B в вышеприведённых формулах равен 128, поэтому формулы для подсчёта параметров b и w примут вид:

b=A mod 128

w=A–128b

Таблица 3.1. Иллюстрация применения формул расчёта b и w (В=128)

№ слова	Адрес А	b	W	№ слова	Адрес А	b	w
	00 00000002= 0				00 11111112=127
	01 00000002=128				01 1111112=256
	10 00000002=256				10 11111112=767
	11 00000002=512				11 1111112=512

Рис. 3.3. Структура памяти с блочным способом построения адресов

Рис. 3.4. Структура блочной памяти с циклическим способом построения адресов

Блочно-циклический способ образования адресов показан на рис. 3.5. Структурная схема памяти похожа на рис. 3.4, но каждый банк состоит из двух модулей. В каждом блоке адреса слов чередуются циклически, номера банков задаются старшими разрядами адреса.

Рис. 3.5. Блочно-циклический способ образования адресов

Циклический и блочно-циклический способы образования адресов также называются расслоением памяти. Этот приём имитирует одновременный доступ к банкам памяти. Это невозможно в пределах одного такта работы памяти. Однако легко организуется для нескольких тактов со сдвигом на один такт. Если обращение к памяти требует слова из разных банков, то время доступа к оперативной памяти сокращается в N раз (где N – число банков памяти).

В вычислительных системах обращения к памяти в значительной мере независимы, поэтому классические схемы расслоения памяти подвергаются модификации посредством установки нескольких контроллеров доступа к памяти. На эффективность приёма существенно влияет частота обращения к памяти. Увеличение числа банков снижает вероятность одновременного обращения к одному и тому же банку памяти и, как следствие, увеличивает производительность оперативной памяти.

3.2.3. Синхронные и асинхронные запоминающие устройства

В микросхемах памяти требуется согласование во времени работы всех внутренних устройств микросхемы. Синхронным и микросхемами называются микросхемы, в которых работа всех устройств согласуется синхронизирующими импульсами. Асинхронные микросхемы начинают цикл чтения данных только при поступлении запроса от контроллера памяти. Если память не успевает выдать данные в очередном такте, то контроллер может их считать только в следующем такте, начинающемся с приходом очередного тактового импульса. В последнее время асинхронные микросхемы быстро вытесняются синхронными.

На рис. 3.6 показана организация микросхемы памяти. Основными её элементами являются матрицы из одноразрядных запоминающих элементов (ОЗЭ), организованные в строки и в столбцы. Двунаправленный регистр данных связывает информационные вывода микросхемы с шиной данных D₀…D_n-1.

Систему управления матрицами образуют: блок синхронизации и управления, регистры адресов строк и столбцов, дешифраторы строк и столбцов и двунаправленные усилители считывания/записи.

Рис. 3.6. Структурная схема интегральной микросхемы оперативной памяти

Приход сигнала CS выбора микросхемы порождает ярд сигналов управления и синхронизации:

RAS и CAS – стробы (синхроимпульсы) строки и столбца, разрешающие работу регистров адресов строк и столбцов;

WE – разрешение записи;

OE – разрешение вывода данных.

Стробы строки и столбца разрешают работу регистров адресов строки и столбца, которые преобразуют адрес A₀…D_m-1 в пару чисел, являющихся адресами строки и столбца. Дешифраторы адреса строк и столбцов преобразуют многоразрядные параллельные двоичные коды в многоразрядные параллельные единичные коды, импульсы которых выбирают строки и столбцы матриц запоминающих элементов. Усилители считывания/записи передают адрес столбца на матрицы запоминающих элементов, а также соединяют двунаправленный регистр данных с выбранными запоминающими элементами ОЗЭ.

Комбинация импульсов WE и OE зависит от пришедшего сигнала Оп, определяющего операцию над данными (чтение или запись). При записи данных регистр данных направляет данные с шины данных в ОЗЭ, при чтении данных – с ОЗЭ на шину данных.

Временная диаграмма классической процедуры работы с памятью показана на рис. 3.7. Цикл работы с памятью состоит из трёх тактов. В начале первого такта выставляется адрес строки, в начале второго – адрес столбца и в начале третьего – данные на шине данных компьютера при записи и на выходах усилителей считывания/записи микросхемы при чтении данных. Активными уровнями сигналов RAS и CAS являются низкие уровни. По заднему фронту первого из них читается в регистр адреса строк адрес строки, по заднему фронту второго – адрес столбца попадает в регистр адреса столбца. Установка высоких потенциалов этих сигналов является сигналом считывания или записи данных.

Рис. 3.7. Классическая процедура

Отдельные микросхемы, которые не используют единый адрес ячейки, содержащий в каждый момент времени номер строки и номер столбца. Такие микросхемы используют мультиплексированную шину адреса, на которой в момент спада сигнала RAS устанавливается номер строки, а в момент спада сигнала CAS – номер столбца.

В микросхемах динамической памяти осуществляется ещё и регенерация памяти, т.е. восстановление уровней сигналов внутри микросхемы до нормального уровня. Эта процедура сводится к циклическому перебору ячеек памяти с операциями чтения-записи происходящими внутри самой микросхемы без участия внешнего её окружения. Существует два варианта регенерации памяти: распределённый и пакетный. В первом варианте через равномерные промежутки времени происходит регенерация одного столбца запоминающих элементов. Во втором варианте циклы регенерации столбцов собраны в пачки, которые периодически повторяются.

Регенерация осуществляется тремя основными методами:

ROR – по одному сигналу RAS (является классическим методом);

CBR – по сигналу CAS, предваряющему сигнал RAS;

SR –автоматическая регенерация.

Существует несколько процедур (режимов) работы с памятью, ускоряющих доступ к данным:

последовательный;

регистровый;

быстрый постраничный;

пакетный;

конвейерный;

удвоенной скорости.

Последовательный режим является вариантом реализации классической процедуры и сводится к установке адреса данных и управляющих сигналов до прихода синхронизирующего импульса. В момент прихода синхронизирующего импульса начинается цикл работы с данными, в ходе которого сначала происходит чтение данных, а спустя некоторое время – вывод данных на шину данных.

Регистровый режим применяется достаточно редко. Для его реализации на выходе микросхемы устанавливается промежуточный выходной регистр (Latch). Считанные данные запоминаются в регистре и по спаду синхроимпульса передаются на шину данных компьютера.

Быстрый постраничный режим характерен однократной установкой адреса строки, и многократным повторением установки адреса столбца и данных.В пакетном режиме данные читаются или записываются много кратно при фиксированных адресах строки и столбца. В конвейерном режиме работа с данными происходит так же, как и в пакетном, но во время передачи данных из предшествующего цикла на шину данных происходит запрос на следующую операцию чтения. Таким образом, циклы работы с данными частично перекрываются.

Режим удвоенной скорости предусматривает использование переднего и заднего фронтов синхронизирующего импульса в отличие от предшествующих режимов, использующих только задний фронт синхронизирующего импульса.

Для микросхем памяти применяются следующие аббревиатуры:

SRAM – статическое асинхронное ОЗУ;

SSRAM – статическое синхронное ОЗУ;

DRAM – динамическое асинхронное ОЗУ;

SDRAM – динамическое синхронное ОЗУ.

Эволюция динамических ОЗУ [1] показана на рис. 3.8.

Рис. 3.8. Эволюция микросхем динамических ОЗУ

Классическими DRAM являются микросхемы DRAM последовательным режимом чтения. Следующим поколением стали микросхемы FPM с быстрым постраничным чтением, дальнейшее совершенствование постраничного чтения привело к появлению микросхем EDO с гиперстраничным чтением. Линия асинхронных микросхем динамической памяти завершилась микросхемами BEDO, в которых сочетались пакетный и конвейерный режимы [1].

Первыми микросхемами синхронной динамической памяти были микросхемы, реализующие технологии DDR и RDRAM. Технологии DDR реализуют способ удвоенной скорости чтения данных по переднему и заднему фронтам тактовых импульсов. Усовершенствование технологии привело к появлению микросхем DDR2, DDR3 и, в перспективе, к появлению DDR4. Микросхемы DDR имеют обозначения в формате DDRx-yyyy, где х – поколение микросхемы, yyyy – эффективная частота DDR, вдвое превышающая максимальную реальную частоту тактовых импульсов.

В состав микросхем использующих технологию DDR помимо ячеек памяти входит буфер ввода/вывода, который называется также буфером предвыборки. В каждом тактовом периоде в него передаются 2, 4 и 8 бит для микросхем DDR, DDR2 и DDR3 соответственно. Появление микросхем DDR4 запланировано фирмами на 2012 год. Количество бит, выбираемых из ОЗУ, в настоящее время вследствие технической сложности ограничено 64 битами при частоте 1600 – 2000 МГц.

Микросхемы RDRAM обеспечивают более высокую частоту, но ограничивают объём выборки данных до 16 битов, но при более высокой частоте. Несмотря на кажущуюся перспективность RDRAM, большинство фирм от таких микросхем в настоящее время отказались.

Дальнейшее повышение производительности микросхем памяти возможно за счёт увеличения числа каналов в контроллерах доступа к памяти, которые могут быть как составными частями микропроцессора, так и частью микросхем чипсета (комплекса микросхем на системной плате). В настоящее время микропроцессоры ВМ ориентированы на трёхканальную память на микросхемах DDR3. Запланирована поддержка четырёхканальной памяти.

Появление многопроцессорных систем потребовало обеспечить быстрый доступ к памяти одновременно для двух и более процессоров. Обычные микросхемы памяти имеют одну шину адреса и одну шину данных. Для статических запоминающих устройств, выполненных на триггерах, оказалось возможным ввести в запоминающий элемент систему управления, обеспечивающую подачу сигнала выборки бита и ввод-вывод бита по двум направлениям. Такие микросхемы получили название двухпортовых ОЗУ.

Следует отметить особенности микросхем памяти для видеоадаптеров. Часто при создании движущихся изображений достаточно не пересылать из процессора в видеоадаптер весь образ изображения, а перемещать в памяти видеоадаптера соответствующий набор битов с одного места на другое. На память видеоадаптера можно возложить также и операции изменение цвета точек изображения. Для видеоадаптеров применяются микросхемы VRAM и микросхемы GDDR2 – GDDR5, использующие технологию DDR. В микросхемах VRAM использована архитектура, обосабливающая операции по обмену данными между ядром микросхемы памяти и процессором от операций по выдаче сигналов формирования изображения. В микросхемах GDDR2 – GDDR5 снижены требования к потребляемой мощности и рассеиваемому теплу и уменьшены размеры буфера предвыборки на одну ступень. Поэтому GDDR4 реализует технологию DDR3, а GDDR5 – технологию DDR4.

Дата добавления: 2015-04-25