Транзисторно-транзисторные элементы

Простейший базовый элемент транзисторно-транзисторной логики (рис. 3.13) в принципе повторяет структуру микросхем ДТЛ-типа. В то же время за счет использования многоэмиттерного транзистора, объединяющего свойства диода и транзисторного усилителя, эта схема позволяет увеличить быстродействие, улучшить технологию изготовления. Базовый элемент ТТЛ так же, как и элемент ДТЛ, выполняет логическую операцию И—НЕ. При низком уровне сигнала (логический нуль) хотя бы на одном из входов многоэмиттерного транзистора VT1 последний находится в состоянии насыщения, а транзистор VT2 закрыт. На выходе схемы существует высокий уровень напряжения (логическая единица). При высоком уровне сигнала на всех входах многоэмиттерный транзистор VT1 работает в активном инверсном режиме, а транзистор VT2 находится в состоянии насыщения. Описанный элемент ТТЛ-логики несмотря на упрощенную технологию изготовления не нашел широкого применения из-за низкой помехоустойчивости, малой нагрузочной способности и малого быстродействия при работе на емкостную нагрузку. Его целесообразно использовать лишь при разработке микросхем с открытым коллектором для реализации функции «монтажное ИЛИ», а также для включения элементов индикации, когда не требуется высокая помехоустойчивость и большая нагрузочная способность. Дополнительными компонентами в схеме базового элемента ТТЛ (рис. 3.14) по сравнению со схемой на рис. 3.13 являются транзисторы VT3 и VT4, образующие сложный инвертор. Диод VD повышает порог отпирания транзистора VT3, обеспечивая его закрытое состояние при открытом и насыщенном транзисторе VT4. Использование сложного инвертора повышает помехоустойчивость и нагрузочную способность схемы. Базовый элемент (рис. 3.14) —основной при разработке современных микросхем ТТЛ-логики.

Рис.3.13. ТТЛ с простым Рис. 3.14. ТТЛ со сложным инвертором

Логические схемы на однотипных МДП-транзисторах. В этих схемах используется только один тип транзисторов — либо р-канальные, либо п-канальные. Более широкое применение находят п-канальные МДП-транзисторы, обеспечивающие большее быстродействие. Типовые схемы элементов ИЛИ—НЕ и И—НЕ на п-канальных МДП-транзисторах приведены на рис. 3.16, а, б. Транзисторы VT1 и VT2 — активные (управляющие), транзистор VT3 — нагрузочный. При низком уровне напряжения на затворах активных транзисторов VT1 и VT2 (Uвх < U0, где U0 — пороговое напряжение) эти транзисторы будут закрыты и ток стока равен нулю. На выходе устанавливается высокий потенциал U1вх = Е – U0 — уровень логической единицы. При входном напряжении на затворах транзисторов VT1 или VT2 больше порогового напряжения U0 соответствующий транзистор отпирается и начинает протекать ток стока. Дальнейшее увеличение Uвх приводит к уменьшению напряжения Uвых. Для получения малого значения уровня логического нуля необходимо, чтобы сопротивление канала открытого транзистора VT1 (или VT2) было гораздо меньше сопротивления канала транзистора VT3.

Логические схемы на комплиментарных МДП-транзисторах (КМДП-транзисторах).

Принципиальная схема инвертора на комплиментарных МДП-транзисторах приведена на рис. 3.17, а стоковые вольт-амперные характеристики — на рис. 3.18. Если Uвх меньше порогового напряжения U01 транзистора VT1, то транзистор VT1 закрыт, а VT2 открыт. Выходное напряжение практически равно

Рис. 3.17. Инвертор на комплиментарных МДП-транзисторах

напряжению питания Е (рис. 3.18, а)

U1 = E - I ут1 rк2» E вых ут к

где Iут1 — ток утечки между стоком и истоком закрытого транзисто-

ра VT1 (Iут»1 нА); rк2 — сопротивление канала открытого транзисто-

ра VT2 (rк2» 1 кОм).

При Uвх выше порогового напряжения U01 транзистор VT1 от-

крывается, а VT2 закрывается. Выходное напряжение при Uвх ≈ E

уменьшается практически до нуля (рис. 3.18, б):

U0вых = Iут2rк1» 0.

В обоих состояниях ключа, представленных на рис. 3.18, мощность в статистическом режиме практически не потребляется, так как один из транзисторов всегда закрыт, и ток, потребляемый от источника питания, определяется током утечки закрытого ключа. Малая потребляемая мощность — главное достоинство схем на КМДП-транзисторах. Это справедливо, однако, лишь для рассмотренного здесь статистического режима при низких частотах переключения. В общем случае (включающем и статику, и динамику) мощность Рпот, потребляемая ключом от источника питания Е, состоит из трех слагаемых:

Рпот = Ремк + Рскв + Рут,

где Ремк = СвыхE2 fп — мощность, расходуемая на перезаряд выход-

ной схемы Свых, определяемой выражением (3.5); fп — частота пере-

ключений схемы; Рскв = IсквEtф fп — мощность, определяемая сквозным

током Iскв, который протекает в те моменты времени, когда при переходе схемы из одного состояния в другое открыты оба транзистора (один уже открылся, а второй еще не закрылся); tф — длительность фронта переключающего импульса; Рут = IутE — мощность, потребляемая в статистическом режиме. При малых частотах переключения, схемы на КМДП-транзисторах потребляют очень малую мощность. Однако при больших

частотах переключения (fп > 1 МГц) эти схемы не имеют преимуществ по сравнению с ТТЛ-схемами. Двухвходовые логические элементы ИЛИ—НЕ и И—НЕ представлены на рис. 3.19. Общие правила построения логических элементов на КМДП-транзисторах:

• параллельному соединению одного типа транзисторов соответствует последовательное соединение транзисторов другого типа;

• выполняемая логическая функция определяется включением транзисторов нижнего этажа;

• полярность источника питания Е зависит от типа канала транзисторов нижнего этажа.

Напряжение питания выбирают из условия Е > U0n + U0p, где

U0n — пороговое напряжение n-канального транзистора;

U0p —пороговое напряжение р-канального транзистора.

Время переключения логических элементов на КМДП-транзисторах определяется временем перезаряда выходной емкости Свых.

Дата добавления: 2015-05-06