Синхронизируемый RS- триггер

Триггеры интегральных систем элементов

В состав всех интегральных систем (ИС) цифровых элементов входят микросхемы, на которых реализованы различные типы триггеров. Схемы триггеров всех типов можно представить в виде некоторой обобщенной структуры (рис.2.30).

Рис. 2.30. Обобщенная структура триггера

Логические схемы реализуют алгоритм управления триггером. RS –триггер является запоминающим элементом, который хранит один двоичный разряд информации.

Информационные сигналы указывают, какая именно информация (0 или 1) должна быть записана в триггер. Управляющие сигналы определяют момент времени, в который происходит изменение информации в триггере. Кроме того, выходы триггера могут быть подключены к входу обратными связями, по которым поступает информация о текущем состоянии триггера.Классификация триггеров:

-по способу управления различают:

асинхронные триггеры;

синхронизируемые триггеры;

-по структуре различают:

однотактные (одноступенчатые);

двухтактные (двухступенчатые);

-по функциональному назначению:

RS-триггер;

Т–триггер (со счетным входом);

Д–триггер (или триггер- задержка);

JK-триггер универсальный.

Рис. 2.31 Логическая схема синхронизируемого RS-триггера

Существуют две структуры триггеров: однотактная и двухтактная.

На рис. 2.31 и 2.32 показаны логическая схема и УГО однотактного синхронизируемого RS-триггера

S, R – информационные входы, S -вход установки в 1,

R -вход установки в нуль,С – управляющий вход (вход синхронизации).

Рис. 2.32. УГО синхронизируемого RS-триггера

Работа любого триггера описывается в виде таблицы переходов, которая отражает зависимость состояния триггера от логических сигналов на его входах.

В табл. 2.15 представлена таблица переходов для синхронизируемого RS-триггера.

t- момент поступления входных сигналов,

Q*- состояние триггера в момент t,

Q_t+1 - состояние триггера в момент (t+1).

Таблица 2.15

Сt	St	Rt	Qt+1
			Q*
			Q*
			Q*
			Q*
			запрещенная комбинация

Дата добавления: 2015-05-09