Тема 3.4 Цифровые компараторы

Тема 3.3 Сумматоры (1) С. 89-93)

Тема 3.2 Мультиплексоры и демультиплексоры (1) С. 78-84

Тема 3.1 Шифраторы и дешифраторы (1) С. 84-89

Квайна и составления логических схем в заданном базисе

Задание.

1. По логической функции, заданной в форме таблицы истинности, составить

выражения СДНФ и СКНФ.

x1
x2
x3
f(x1, x2, x3)

2. Составить СДНФ и СКНФ логической функции, заданной таблицей.

3. Составить логическую схему по СКНФ.

4. Минимизировать СДНФ методом Квайна, используя импликантную матрицу

Простые импликанты	Члены СДНФ

5. Составить логическую схему по минимальной ДНФ, сравнить две логических

схемы по количеству использованных микросхем и сформулировать вывод.

Контрольные вопросы

1. Дать определения СДНФ и СКНФ.

2. Правила составления СДНФ и СКНФ по таблице истинности.

3. Показать применение операции склеивания и закона поглощения.

4. Дать определение базиса, перечислить его варианты.

5. Привести УГО ЛЭ И, НЕ. ИЛИ, И-НЕ, ИЛИ-НЕ.

Содержание отчёта

Тема; цель; таблица истинности; логические выражения СДНФ и СКНФ, состав-

ленные по таблице истинности; преобразования по получению минимальной ДНФ;

минимальная ДНФ; логические схемы, составленные по минимальной ДНФ и

СКНФ в базисе И-НЕ; вывод по результату сравнения двух логических схем.

Литература

1. Мизерная З.А. Методическое пособие по цифровой схемотехнике, с. 48, 52-56.

2. Мизерная З.А. Цифровые устройства, микропроцессоры и их программиро-

вание. Альбом схем, Л.14.

Раздел 3 Функциональные узлы комбинационного типа

ПР № 4. Анализ работы дешифратора

ПР № 5. Анализ работы мультиплексора

ПР № 6. Анализ работы четырёхразрядного двоичного сумматора

ЦКК, дополнения: Бабич, Жуков. Компьютерная схемотехника, с. 158-166. 166-173

Назначение. Цифровые компараторы кодов ЦКК предназначены для сравнения двух входных кодов и выдачи выходных сигналов о равенстве или неравенстве кодов.

УГО четырёхразрядного компаратора входов, выдающего информацию о том, какой код больше, или о равенстве кодов приведено на рисунке 2.7. Код для обозначения цифрового компаратора – СП. Помимо входов А0…А3 и В0…В3 для подачи кодов, ЦКК имеет три управляющих входа для наращивания разряд-ности (А>В, А<В, А=В) и три выхода результирующих сигналов (А>В, А<В, А=В). Выходы и управляющие входы для удобства часто обозначают: «<», «>», «=».

Рисунок 2.7 – Два варианта УГО четырёхразрядного цифрового компаратора кодов

Функционирование ЦКК отображается таблицей 2.3. При использовании одной ИМС ЦКК на вход А=В подаётся «1», состояния других управляющих входов безразличны.

Для увеличения числа разрядов сравниваемых кодов ЦКК каскадируются, как это показано на рисунке 2.8. При этом выходные сигналы ИМС, обрабатывающей младшие разряды, нужно соединить с одноимёнными управляющими входами ИМС старших разрядов.

Таблица 3.1 – Таблица истинности компаратора КР559СП1

Одно из основных применений ЦКК – селектирование входных кодов, (определение совпадения или не совпадения двух входных кодов). Для этого эталонный код подаёт-ся на один вход, а сравниваемый - на другой Пример cелектора 16-разрядных кодов на двух 8-разрядных ИМС КР559СК1 приведён на рисунке 2.9.

На выходах ЦКК могут возникать неопределённые состояния при любом изменении любого из входных кодов, что сопровождается появлением коротких паразитных импульсов. Их появление (см. рисунок 2.10) обусловлено неодновременным изменением разрядов входных кодов. Для устранения их влияния на другие схемы применяются синхронизация и стробирование.

Рисунок (3.3.2) 2.8 – Каскадирование цифровых компараторов кодов

Рисунок (3.3.3) 2.9– Селектирование 16-разрядных кодов

Рисунок (3.3.4) 2.10 – Неопределённые состояния на выходах ЦКК при

изменении входных кодов

При каскадировании компараторов задержки ИМС суммируются, и объединённый ЦКК, состоящий из n компараторов будет в n раз медленнее одиночного. Задержки ЦКК по входам разрядов кодов примерно в четыре раза больше задержек ЛЭ, а по входам расширения – в три раза. Для увеличения быстродействия селекторов кодов при их каскадировании выходные сигналы ИМС подают на ЛЭ «И» (см. рисунок 2.11). В этом случае суммарная задержка превысит задержку одного ЦКК на величину задержки ЛЭ «И».

Рисунок (3.5)2.11 – Уменьшение задержки при каскадировании компараторов

Дата добавления: 2015-06-27