Микроархитектура процессора

АЛУ

Адрес (логический) текущей исполняемой инструкции (команды) хранится в специальном регистре – указатель или счетчик команд. После выполнения очередной команды его значение увеличивается (инкрементируется) на длину команды. Существуют специальные команды, которые модифицируют процесс последовательного исполнения линейных команд – команды передачи управления (команды перехода и вызова процедур). Сама выполняемая команда, как правило, помещается в специальный регистр – регистр команд.

В заключении, на примере процессора Pentium II, типичного процессора CISC-архитектуры, но с элементами RISC кратко рассмотрим основные черты реального процессора IA-32.

Внутрисистемный интерфейс

Шина PCI

шина памяти

Кэш 1-го уровня данных

Кэш 1-го уровня команд

Локальная шина кэш-памяти Локальная шина связи с мостом

Устройство Управления и Операционные Устройства

Рис. 6.4 Архитектура процессора Pentium II

Pentium II – один из процессоров семейства Intel. Он содержит ту же архитектуру системы команд, что и 80486, Pentium, Pentium Pro, однако с точки зрения аппаратного обеспечения, он представляет собой нечто большее. Действительно, он может обращаться к 64 Гбайт физической памяти, передавать данные в память и из памяти блоками по 64 бита, хотя и является 32-разрядной машиной. Более того, Pentium II является суперскалярным процессором. Pentium II имеет двухуровневую кэш-память с полной Гарвардской архитектурой. Кэш первого уровня содержит 16 Кбайт для команд и 16 Кбайт для данных, а кэш-память второго уровня содержит 512 Кбайт команд и данных, который располагается на отдельной микросхеме. Строка кэша состоит из 32 байт и работает на частоте процессора, тактовая частота кэша второго уровня в два раза меньше. На рисунке 6.4 показаны основные компоненты центрального процессора:

Устройство Управления - вызывает команды из памяти, определяет их тип (декодирует), интерпретирует эти команды (ПЗУ – интерпретатор) и организует обращение к памяти (поиск операндов, запись результатов и т.д.), обрабатывает поступающие на процессор запросы на прерывание, управляет прямым доступом к памяти (ПДП), служит для временного отключения процессора от внешних шин и организации прямого доступа к памяти различным устройствам ввода/вывода;

УУ содержит - блок вызова/декодирования, блок отправки/выполнения и блок возврата, которые вместе действуют как конвейер высокого уровня. Эти три блока обмениваются данными через пул команд - Re Order Buffer (буфер перестройки, переупорядочивания команд). Если говорить кратко, блок вызова/декодирования вызывает команды и разбивает их на микрооперации для хранения в ROB, блок отправки/выполнения получает микрооперации из буфера и выполняет их, блок возврата завершает выполнение каждой операции и обновляет регистры.

Блок вызова/декодирования содержит семи стадийный конвейер: блок выборки строк кэш памяти, декодер длины команд и блок выравнивания команд (поскольку в наборе команд Intel содержатся команды разной длины и разного формата), блок декодирования (превращение каждой команды IA-32 в одну или несколько микроопераций), декодирующий за один цикл три команды. Далее блок формирования очереди микроопераций выстраивает очередь, прогнозирует ветвление

Блок отправки/выполнения содержит в своем составе блоки выполнения операций над целыми числами - АЛУ, блоки выполнения операций над числами с плавающей точкой- FPU и блоки выполнения команд ММХ (мультимедийная обработка данных).

Блок возврата содержит в своем составе большой регистровый файл, в регистрах которого хранятся значения завершенных команд, промежуточные результаты и т.д. Pentium II поддерживает процедуру спекулятивного выполнения, поэтому некоторые команды будут выполнятся напрасно, и их результаты никуда не нужно сбрасывать.

Внутрисистемный интерфейс или интерфейс магистрали – реализует протоколы обмена ЦПУ с памятью компьютера, контроллерами устройств ввода/вывода, управляется контроллером магистрали. Система локальных шин и интерфейсов связывает ЦП с кэш-памятью второго уровня и мостом PCI, который играет важную роль в коммуникации обрабатываемых данных.

Контроллер прерываний обрабатывает поступающий запрос на прерывание (насильственный перевод процессора с выполнения текущей программы на выполнение экстренно необходимой программы), определяет адрес начала программы обработки прерывания и возвращения к текущей программе.

Контроллер ПДП служит для временного отключения процессора от магистрали и предоставления прямого доступа к памяти внешнему устройству.

Регистровая сверхбыстродействующая память регистровый файл, регистровая память, содержащая: специальные регистры (счетчик команд, регистр команд, регистр данных и т.д.) и регистры общего назначения (РОН)– память для временного хранения операндов, сегментные регистры для организации логической памяти.

Лекция 6 (в) Архитектура системы команд

Системой команд вычислительной машины называют полный перечень команд, которые способна выполнять данная ВМ. В свою очередь, под архитектурой системы команд (АСК) принято определять те средства вычислительной машины, которые видны и доступны программисту.

Общая характеристика архитектуры системы команд вычислительной машины складывается из ответов на следующие вопросы:

1. Какого вида данные будут представлены в вычислительной машине и в какой форме?

2. Где эти данные могут храниться помимо основной памяти?

3. Каким образом будет осуществляться доступ к данным?

4. Какие операции могут быть выполнены над данными?

5. Сколько операндов может присутствовать в команде?

6. Как будет определяться адрес очередной команды?

7. Каким образом будут закодированы команды?

Классификация

Сложившуюся на настоящий момент ситуацию в области АСК иллюстрирует рисунок.

Среди мотивов, чаще всего предопределяющих переход к новому типу АСК, остановимся на двух наиболее существенных. Первый - это состав операций, выполняемых вычислительной машиной, и их сложность. Второй - место хранения операндов, что влияет на количество и длину адресов, указываемых в адресной части команд обработки данных. Пытаясь преодолеть семантический разрыв между сложными языками высокого уровня и простыми языками машинных операций, разработчики вычислительных машин в настоящее время выбирают один из трех подходов и, соответственно, один из трех типов АСК:

• архитектуру с полным набором команд: CISC (Complex Instruction Set Computer);

• архитектуру с сокращенным набором команд: RISC (Reduced Instruction Set Computer);

• архитектуру с командными словами сверхбольшой длины: (Very Long Instruction Word).

В вычислительных машинах типа CISC проблема семантического разрыва решается счет расширения системы команд, дополнения ее сложными командами, семантически аналогичными операторам ЯВУ. Основоположником CISC-архитектуры считается компания IBM, которая начала применять данный подход с семейства машин IBM 360 и продолжает его в своих мощных современных универсальных ВМ, таких как IBM ES/9000. Аналогичный подход характерен и для компании Intel в ее микропроцессорах серии 8086 и Pentium.

Для CISC-архитектуры типичны:

• наличие в процессоре сравнительно небольшого числа регистров общего назначения;

• большое количество машинных команд, некоторые из них аппаратно реализуют сложные операторы ЯВУ;

• разнообразие способов адресации операндов;

• множество форматов команд различной разрядности;

• наличие команд, где обработка совмещается с обращением к памяти.

К типу CISC можно отнести практически все ВМ, выпускавшиеся до середины 1980-х годов, и значительную часть производящихся в настоящее время. Рассмотренный способ решения проблемы семантического разрыва вместе с тем ведет к усложнению аппаратуры ВМ, главным образом устройства управления, что, в свою очередь, негативно сказывается на производительности ВМ в целом.

Анализ результатов исследований привел к серьезному пересмотру традиционных решений, следствием чего стало появление RISC-архитектуры. Идея заключается в ограничении списка команд ВМ наиболее часто используемыми простейшими командами, оперирующими данными, размещенными только в регистрах процессорах. Обращение к памяти допускается лишь с помощью специальных команд чтения и резко уменьшено количество форматов команд и способов указания адресов операндов. Сокращение числа форматов команд и их простота, использование ограниченного количества способов адресации, отделение операций обработки данных от операций обращения к памяти позволяет существенно упростить аппаратные средства ВМ и повысить их быстродействие. Элементы RISC-архитектуры впервые появились в вычислительных машинах CDC 6600 и суперЭВМ компании Cray Research. Достаточно успешно реализуется RISC-архитектура и в современных ВМ, например, в процессорах Alpha фирмы DEC, серии РА фирмы Hewlett-Packard, семействе PowerPC и т. п.

Отметим, что в последних микропроцессорах фирмы Intel и AMD широко используются идеи, свойственные RISC-архитектуре, так что многие различия между CISC и RISC постепенно стираются.

Помимо CISC- и RISC-архитектур в общей классификации был упомянут еще один тип АСК - архитектура с командными словами сверхбольшой длины (VLIW). Концепция VLIW базируется на RISC-архитектуре, где несколько простых RISC-команд объединяются в одну сверхдлинную команду и выполняются параллельно. В плане АСК архитектура VLIW сравнительно мало отличается от RISC. Появился лишь дополнительный уровень параллелизма вычислений, в силу чего архитектуру VLIW логичнее адресовать не к вычислительным машинам, а к вычислительным системам.

Количество команд и их сложность, безусловно, являются важнейшими факторами, однако не меньшую роль при выборе АСК играет ответ на вопрос о том, где могут храниться операнды и каким образом к ним осуществляется доступ. С этих позиций различают следующие виды архитектур системы команд:

• стековую;

• аккумуляторную;

• регистровую;

• с выделенным доступом к памяти.

Выбор той или иной архитектуры влияет на принципиальные моменты: сколько адресов будет содержать часть команд, какова будет длина этих адресов, насколько просто будет происходить доступ к операндам и какой, в конечном итоге, будет общая длина команд:

Дата добавления: 2014-01-04