Дешифраторы и шифраторы

Тема лекции 3. Функциональные узлы. Шифраторы и дешифраторы. Мультиплексоры и демультиплексоры. Компаратор.

Основные блоки ЦУ делятся на два основных класса:

- комбинационные схемы или схемы без памяти;

- последовательностные схемы (конечные автомаы или схемы с памятью).

К комбинационным схемам относятся шифраторы и дешифраторы, мультиплексоры и демультиплексоры, компараторы, одноразрядные сумматоры.

Дешифратор - это комбинационная схема, преобразующая код, подаваемый на входы, в сигнал на одном из выходов. Если на входы дешифраторов подаются двоичные переменные, то на одном из выходов дешифратора вырабатывается сигнал - 1, а на остальных - 0.

Шифратор выполняют функцию, обратную функции дешифраторов, т.е. при возбуждении одного из входов шифратора на его выходах образуется двоичный код, отображающий номер возбужденного входа. В общем случае двоичный код шифраторов имеет 2п входов и n выходов.

Система уравнений, описывающая работу дешифратора, имеет следующий вид:

где x₁(i=0, n-1) - двоичные переменные на входах дешифратора; Р_m(m=0,2ⁿ-1) выходы дешифратора. Для x=3 получим:

P₀=₂₁₀; P₁=₂₁x₀; P₂=₂x₁₀; P₃=₂x₁x₀;

P₄=x₂₁₀; P₅=x₂₁x₀; P₆=x₂x₁₀; P₇=x₂x₁x₀.

Отсюда видно, что для реализации одноступенчатого дешифратора на три входа достаточно иметь восемь схем И. На рис. 3.1 представлен дешифратор на три входа на схемах И-НЕ.

Дешифратор с требуемыми входами и выходами может быть получен из одноступенчатых дешифраторов путем их наращивания.

Рис. 3. 1. Структурная и логическая схемы дешифратора

Рис. 3.2. Структурная схема дешифратора на 32 выхода

На рис. 3.2 показана схема дешифратора на 32 выхода посредством трехвходовых стробируемых дешифраторов. На этой схеме старшие разряды x₅, х₄, х₃ дешифрируются на первом дешифраторе при C=1. Единичные уровни с выхода этого дешифратора включают один из дешифраторов второй ступени по его стробирующему входу и дешифрируют три младших разряда входного слова.

Шифраторы выполняют функцию, обратную функции дешифраторов, т.е. при возбуждении одного из входов шифратора на его выходах образуется двоичный код, отображающий номер возбужденного входа. В общем случае двоичный код шифраторов имеет 2п входов и n выходов. Правило функционирования шифратора приведено в табл. 3.1.

Из таблицы имеем:

У₀ = P₁ + P₃ + P₅ + P₇ + P₉;

У₁ = P₂ + P₃ + P₆ + P₇;

У₂ = P₄ + P₅ + P₆ + P₇;

У ₃ = P₈ + P₉;

На рис. 3.3 приведена схема шифратора, реализующая функции приведенной в табл. 3.1.

Таблица 3.1.

x9

x8

x7

x6

x5

x4

x3

x2

x1

x0

y3

Y2

Y1

y0

Рис. 3.3. Структурная и логическая схемы шифратора

Дата добавления: 2014-01-04