Конспек лекций

Введение в функциональную организацию процессора

Процессором называется устройство, непосредственно осуществляющее процесс обработки цифровой информации в ВМ и программное управление этим процессом. Процессор занимает нейтральное место в структуре ВМ. С его помощью осуществляется управление взаимодействием всех устройств, входящих в состав ВМ. Процессор считывает и выполняет команды программы, организует обращение к оперативной памяти, в нужных случаях инициирует работу периферийных устройств, воспринимает и обслуживает запросу прерываний, поступающие из устройств ВМ и извне.

Процессоры современных ВМ в большинстве случаев реализуют на одном кристалле с использованием технологии СБИС. Соответствующую интегральную схему называют микропроцессором. Понятие МП в функциональном отношении совпадает с понятием процессор и отражает лишь особенности, связанные с использованием технологии СБИС при его реализации. Основным достоинством МП являются программируемость, дешевизна, малые габариты и вес, надежность, простота эксплуатации.

Уже первые использования МП определили два основных направления их применения: использование МП в качестве центральных процессоров — ВМ и реализация на базе МП встраиваемых систем управления различными объектами.

В самом общем случае функциональную схему МП можно представить в виде композиции трех функциональных блоков: операционного блока (ОБ), блока управления и интерфейсного блока. (Рис. 4) Кроме них в состав микропроцессора могут входить блок прерывания, блок защиты памяти, блоки контроля, диагностики и др.

Операционный блок. Предназначен для выполнения некоторого функционально полного набора логических и арифметических операций. Как правило, в его состав входят АЛУ, буферные регистры операндов, регистр результата (аккумулятор), регистр признаков и блок регистров общего назначения (РОН). Комбинационная схема, являющаяся основой АЛУ, содержит двоичный сумматор и набор логических схем. В АЛУ выполняются несколько простейших арифметических (сложение, вычитание) и поразрядных логических (И, ИЛИ, НЕ и др.) операций. В многоуровневой организации вычислительного процесса указанные операции реализуются на уровне регистровых передач между источниками операндов и приемником результата. Операции по обработке данных, для которых в ОБ отсутствуют аппаратные средства, выполняют программно с помощью процедур. Такие процедуры реализуются в виде последовательности простых операций ОБ, т.е. выполняются на более высоком уровне организации вычислительного процесса, чем уровень регистровых передач.

Кроме универсального АЛУ МП может содержать одно или несколько специализированных АЛУ: блоки аппаратного умножения и деления. А также блоки для выполнения операций с плавающей точкой.

Важной соствавляющей ОБ современных МП является блок внутренней памяти, реализованный в виде набора программно доступных регистров, разываемых регистрами общего назначения (РОН). Время обращения к РОН меньше, чем к любым другим устройствам памяти, поэтому память на РОН называется сверхоперативной, а устройство, в виде которого она реализована — сверхоперативным запоминающим устройством. (СОЗУ). Число РОН в МП невелико (6 — 16), тем не менее их наличие существенно ускоряет выполнение операций. При наличии блока РОН операнды команд могут размещаться в одной из двух запоминающих сред — основной памяти или СОЗУ. Использование СОЗУ позволяет исключить значительную часть обращений МП к ОП через общую системную шину. С одной стороны, это повышает производительность за счет более быстрого обращения к СОЗУ, с другой стороны, появляется возможность параллельно с работой МП использовать системную шину для обмена информацией между другими устройствами ВМ. Используя специальные команды, пользователь может либо записывать информацию в РОН, либо считывать ее из РОН при выполнении различных арифметических и логических операций.

Число, назначение и разрядность регистров блока РОН в различных МП могут существенно отличаться. В использовании РОН имеются два крайних подхода. При первом подходе, реализуемом в МП компании Motorola, почти все регистры МП выполняют абсолютно одинаковые функции, т.е. Являются универсальными и взаимозаменяемыми. При втором подходе, характерном для МП компании Intel, многие регистры наряду с возможностью использования в качестве универсальных в некоторых командах могут выполнять специфические функции, закрепленные за этими регистрами. Специализация регистров при выполнении наиболее часто используемых операций позволяет в соответствующих командах не указывать их адреса, что обеспечивает уменьшение необходимой для управления информации и более компактное кодирование команд. В частности, конкретные регистры МП Pentium используются в командах умножения и деления. Управления циклами, ввода-вывода, при табличных преобразованиях, в стековых и сдвиговых операциях.

В большинстве ранних моделей МП один из общих регистров выделялся в качестве главного регистра. Наделение главного регистра, называемого аккумулятором, или регистром результата, особыми функциями позволяло реализовать ОБ в виде одноадресного устройства. В таком ОБ один из исходных операндов арифметических и логических операция обязательно должен размещаться в аккумуляторе и в него же помещается результат. Другой операнд названных операций может находиться в памяти или РОН. Входные данные поступают в аккумулятор с внутренней шины МП, а аккумулятор, в свою очередь, может посылать данные на эту шину.

Функциональные возможности ОБ, содержащего аккумулятор (рис. 4), достаточно широки. Рассмотрим основные микрооперации.

Содержимое любого РОН или ячейки памяти по внутренней шине данных может быть передано через аккумулятор в буферный регистр или напрямую в регистр-сдвигатель. АЛУ обеспечивает выполнение арифметических и логических операций над содержимым регистра-сдвигателя и буферного регистра с записью результата в аккумулятор, а признаков — в регистр признаков. Из аккумулятора результат операции может быть передан в любой РОН или ячейку памяти. Операция сдвига содержимого любого РОН выполняется последовательно передачей слова из РОН в сдвигающий регистр, сдвига этого слова и последующей записи преобразованного слова в тот же регистр РОН.

Операции над словами с повышенной разрядностью реализуются путем программно последовательной обработки отдельных частей многоразрядных слов. Для обеспечения возможности обработки данных с разрядностью, превышающей разрядность АЛУ и регистров, в структуре ОБ, предусмотрены два дополнительных триггера: Tr1 и Tr2. С их помощью осуществляется запоминание сигналов арифметического переноса из АЛУ и выходного бита переноса регистра сдвига. Например, с помощью 8-разрядного МП сравнительно просто осуществляется арифметическая обработка 24-разрядных слов. Для этого выполняют три цикла обработки 8-разрядных частей этих слов.

Признаки операций АЛУ (флаги), характеризующие результаты вычислений, запоминаются в одноименных флагах регистра признаков. Типичными признаками являются: нулевой результат, наличие переноса, переполнение, четность, знак и некоторые другие.

Флаг нулевого результата ZF (Zero Flag) устанавливается в «1» при нулевом значении результата. При ненулевом результате ZF = 0.

Флаг переноса CF (Carry Flag) запоминает значение переноса (заема) при сложении (вычитании) операндов. В некоторых МП флаг CF также используется для запоминания выдвигаемого бита при сдвиге операнда.

Флаг переполнения OF (Overflow Flag) фиксирует переполнение разрядной сетки результата при выполнении операции со знаковыми числами. Переполнение происходит только тогда, когда коды слагаемых имеют одинаковые значения знаковых разрядов, а код суммы имеет другое значение знакового разряда. Для определения переполнение OVR используют логическую операцию XOR (исключающее ИЛИ) над значениями переносов в знаковый разряд C_s-1 из знакового разряда C_s

В соответствии с этим выражением переполнение возникает, если перенос в знаковый разряд C_s-1 не совпадает со значением переноса из знакового разряда C_s

Флаг четности или паритета PF (Parity Flag) фиксирует наличие четного числа единичных разрядов в младшем байте результата операции. Флаг четности часто используют при контроле правильности передачи данных.

Флаг знака SF (Sign Flag) дублирует значение старшего бита результата. Флаг SF при использовании дополнительного кода соответствует знаку числа.

В большинстве случаев признаки результата используются для программного управления последовательностями выполняемых команд при разветвлениях и циклах.

Среди РОН часто выделяют регистры, используемые в качестве базовых и индексных регистров. В ряде способов адресации содержимое указанных регистров участвует в формировании исполнительных адресов операндов в памяти.

Блок управления. В процессе выполнения программы блок управления (рис. 4) координирует работу всех блоков МП и микропроцессорной системы в целом. С помощью блока управления формируются управляющие сигналы, необходимые для организации обмена информацией с внешними устройствами, и обеспечивается выборка команд программы из памяти. В целом блок управления выполняет следующие действия:

· считывает и запоминает текущую команду;

· формирует адрес следующей команды;

· реализует выполнение по тактам алгоритма поступившей команды;

· управляет обменом информацией с внешними устройствами по системной шине.

Блок управления состоит из регистра команд (РгК), дешифратора команд (ДшК) и блока формирования управляющих сигналов (БФУС). Управляющие сигналы с выходов БФУС поступают на управляющие входы других блоков МП, настраивая их на выполнение определенных микроопераций. В состав блока управления также включают программно доступные счетчик команд PC (Program Counter) и указатель стека (Stack Pointer). Счетчик PC предназначен для адресации команд программы. После выборки из памяти очередной команды в регистре IP формируется адрес следующей по порядку команды. В командах условных и безусловных переходов, вызова подпрограмм и возврата из подпрограмм в регистр IP непосредственно загружается адрес перехода.

Выполнение любой команды реализуется как последовательность трех фаз: выборка, декодирование и выполнение. Фаза выборки обеспечивает считывание очередной команды из памяти и пересылку ее в МП. Адрес считываемой команды определяется содержимым программного счетчика РС. Любая команда всегда содержит всю необходимую информацию о выполняемой операции и об ее операндах.

Структура команды состоит из двух частей: кода операции и адресной части. Код операции однозначно определяет тип выполняемой операции. Адресная часть указывает на ячейки памяти, к которым надо обратиться, выполняя команду. В зависимости от типа команда может состоять из одного или нескольких байтов, при этом код операции всегда размещается в первом байте команды. Код операции текущей команды запоминается в РгК. В фазе декодирования содержимое РгК с помощью ДшК преобразуется в управляющее слово.

После выборки и дешифрования команды ОБ в декодированном виде получает информацию о том, какую операцию он должен выполнить, где в памяти расположены данные, куда следует направить результат операции и где расположена следующая команда. В фазе выполнения БФУС вырабатывает последовательность управляющих сигналов, обеспечивающих выполнение операции, заданной в команде.

При описании функций, реализуемых блоками МП, последние могут быть представлены как конечные автоматы (с памятью или без памяти) либо как группы взаимосвязанных конечных автоматов.

Элементарное действие, выполняемое в одном из узлов ОБ в течение одного такта, называется микрооперацией.

Совокупность одновременно выполняемых микроопераций соответствует микрокоманде. Команда в общем случае состоит из нескольких простейших действий и обычно выполняется за несколько тактов. Последовательность микрокоманд, обеспечивающая выполнение команды, называется микропрограммой команды.

Выполнение любой команды по тактам на уровне регистровых передач реализуется микропрограммой команды, управляющий автомат, формирующий наборы управляющих сигналов, называют микропрограммным аппаратом (МПА). МПА разделяют на МПА с «жесткой» логикой управления и МПА с «мягкой» логикой управления.

Основным достоинством МПА с «жесткой» логикой управления является его быстродействие.

При реализации МПА с «мягкой» логикой управления используется типовая структура автомата с блоком памяти микропрограмм. До появления технологии СБИС МПА с «мягкой» логикой управления имели преимущественное распространение. В основном это было связано с тем, что при ограниченных возможностях технологии производства ИС и средств автоматизации проектирования МПА с «мягкой» логикой управления позволяли эффективно использовать блоки памяти с регулярной структурой для хранения микропрограмм команд проектируемой системы.

В современных МП в зависимости от системы команд и сложности алгоритмов микропрограмм команд используются оба подхода при построении МПА. На уровне регистровых передач с помощью МПА независимо от типа управления непосредственно осуществляется интерпретация машинных команд программы и их выполнение. Именно поэтому уровень регистровых передач также называют микропрограммным уровнем организации вычислительных процессов ВМ.

Интерфейсный блок. Предназначен для организации взаимодействия МП (рис. 4) с памятью и устройствами ввода-вывода, расположенными на системной шине процессора, а также для обмена данными между ОБ и внутренними устройствами МП. Непосредственное подсоединение устройств ввода-вывода к МП осуществляется с помощью специальных схем сопряжения, которые называются интерфейсом ввода-вывода. В общем случае интерфейсный блок процессора должен выполнять следующие функции:

· формировать выходные сигналы на шинах адреса, данных и управления в режиме вывода;

· формировать выходные сигналы адреса и управления и считывать сигналы с шины данных в режиме ввода;

· Синхронизировать процессы внутри процессора и на системной шине;

· реализовывать стандартный для системной шины протокол обмена.

Системная шина объединяет сигналы шин данных, адреса и управления. Протокол обмена информацией по СШ определяет последовательности сигналов (временную диаграмму сигналов в шине), обеспечивающих правильную передачу информации между устройствами микропроцессорной системы.

Электрические спецификации сигналов, действующих на линиях СШ, определяют гарантированные уровни электрических напряжений, идентифицирующих логические состояния «0» и «1», и их нагрузочную способность. Одной из особенностей компонентов ВМ, обеспечивающей возможность их электрического сопряжения друг с другом, является TTL-совместимость. Выбор такого стандарта для интерфейса определяется широким распространением разнообразных устройств на TTL-схемах. Выходные сигналы МП являются маломощными (их нагрузочная способность эквивалентна одному входу TTL-схем). Для согласования выходных сигналов МП с нагрузочными входами внешних устройств используют специальные усилители, в частности шинные формирователи.

Взаимодействие по шине (регистровая пересылка между одним из регистров ОБ процессора и ячейкой ОП либо портом периферийного устройства) осуществляется за цикл шины. Длительность цикла шины может изменяться в зависимости от быстродействия внешних устройств. Для согласования по быстродействию взаимодействующих при обмене по шине устройств используется принцип квитирования. Суть его в том, что процессор, управляющий обменом, в каждом цикле ждет уведомления (квитанции) о том, что устройство на шине выполнило операции, связанные с обменом, т.е. Выставило на шину данные при вводе либо восприняло данные с шины при выводе. Для уведомления используется сигнал «Готовность» (Ready), передаваемый от внешнего устройства в процессор по одной из линий шины управления. Управление обменом осуществляет автомат, входящий в состав интерфейсного блока процессора.

Дата добавления: 2013-12-11