Асинхронный последовательный контроллер передачи информации из ПК в СД

Асинхронные последовательные интерфейсы

Лекция (10.10.2011)

Особенность асинхронного обмена информацией состоит в том, что общая синхронизация между ПК и СД (средство диагностирования) отсутствует. На предающем и приемном конце имеются тактовые генераторы, которые настроены на одну и ту же частоту. Однако получить строго одинаковые частоты ГТИ не удается из-за влияния различных факторов. Поэтому надо рассматривать специальные меры для компенсации разбаланса частот.

Блок-схема контроллера.

Назначение блоков:

Рассматриваемый генератор предназначен для передачи данных в формате с 2 стоп битами и 1 старт битом. Он включает Пр ША, ППД ШД и ЛУ. Буферный регистр А1, регистр состояния и управления А2 (триггер), ГТИ, делитель частоты на 16, счетчик по модулю 10, логическая схема «И».

Работа схемы:

После передачи очередного байта данных в А2 записывается «1» (установка-вход). Единица выходного сигнала счетчика по модулю 10 подготавливает схему «И». Наличие «1» в А2 информирует процессор о готовности контроллера к приему следующего байта данных и передачи его по линии связи к СД. Этот же сигнал «1» на А2 запрещает работу делителя на 16! Процесс передачи очередного байта начинается с того, что процессор выставляет на ШД очередной байт. Одновременно процессор формирует управляющий сигнал «вывод». ЛУ, получив сигнал «вывод» вырабатывает управляющий сигнал «запись» и по схеме «И» разрешает записываемый байт загрузить в сдвиговый регистр, тем самым байт из А1 переписывается в сдвиговый регистр. Этот же сигнал по входу «сброс» переводит А2 в 0.

Одновременно с «загрузкой» в сдвиговый регистр записывается в 0-разряд 0, а в 9,10 разряды -1. Наличие «0» на выходе А2 разрешает работу делителя частоты на 16. Делитель начинает накапливать импульс, поступающий в ГТИ. И в прием 16 импульса вырабатывает 1 сдвиговый импульс. Этот импульс выдает в линию данных стартовый бит. Значение старшего бита в линии данных поддерживается в линии данных до прихода очередного импульса сдвига. Этот импульс перепишет в 0-рязряд сдвигового регистра 1ый бит данных. Это продолжится до передачи всех информационных бит. После этого передаются 1ый и 2ой стоп биты. После счетчик по модулю 10 вырабатывает сигнал, который переводит А2 в 1 и подготавливает схему «И», т.е. контроллер переходит в режим ожидания. В линии поддерживается логическая «1». После этого процесс повторяется.

Дата добавления: 2013-12-12