Отметим, что операция сдвига выполняется процессорами компьютеров гораздо быстрее, чем общая операция умножения или деления

Внимательный анализ результатов обычного сдвига двоичного кода показывает, что сдвиг влево эквивалентен умножению на два, а сдвиг вправо эквивалентен целочисленному делению на два.

Такой способ наращивания разрядности сумматоров путем последовательного объединения нескольких полных сумматоров меньшей разрядности достаточно прост в схемной реализации, но при этом имеет существенный недостаток – низкое быстродействие. Распространение переноса в таких структурах осуществляется последовательно от микросхемы к микросхеме. Этого недостатка лишены сумматоры с параллельным переносом.

Чтобы уменьшить время операции сложения многоразрядных чисел, можно использовать схемы параллельного переноса (Carry look-ahead). При этом все сигналы переноса вычисляются непосредственно по значениям входных переменных. Для сигнала переноса i-го разряда справедливо соотношение:

;

;

Величины g_i, r_i вычисляются в качестве промежуточных результатов и в полном сумматоре. Следовательно, их получение не требует дополнительных затрат. Сигнал g_i вырабатывается тогда, когда в данном разряде перенос происходит из-за комбинации входных переменных a_i, b_i. Поэтому его называют функцией генерации переноса. Сигнал r_i показывает, передается ли полученный в младшем разряде сигнал переноса дальше. Поэтому он называется функцией распространения переноса.

Таким образом, можно вывести следующие формулы для вычисления сигналов переноса:

Хотя полученные выражения достаточно сложные, время формирования сигнала переноса в любой разряд с помощью вспомогательных функций определяется только временем задержки распространения сигнала на двух элементах. Эти функции реализуются специальным комбинационным устройством — схемой ускоренного переноса.

Схема сумматора с параллельным переносом приведена на рисунке. На другом рисунке изображена схема устройства параллельного переноса в группе из четырех разрядов. Эта схема реализует полученную ранее систему уравнений.

Рис. Схема сумматора с параллельным переносом.

Рис. 4.9. Схема четырехразрядного сумматора с параллельным переносом.

Комбинационная схема сдвига

Как известно, умножения в двоичной системе счисления сводится к сложению и сдвигу кода, деление также реализовано через сложение и сдвиг кода. Различают несколько разновидностей сдвига: влево, вправо, циклический сдвиг влево и циклический сдвиг вправо. Сдвиг кода влево означает, что каждый его бит перемещается на соседнюю слева позицию, при этом освободившийся младший (самый правый) разряд поля заполняется нулем, а самый левый бит кода теряется. Про такой бит говорят, что он выталкивается за разрядную сетку. Сдвиг вправо осуществляется в противоположном направлении: каждый бит кода занимает соседний справа разряд, при этом освободившийся старший (самый левый) разряд поля заполняется нулем, а младший бит кода выталкивается за разрядную сетку, теряется. Существуют еще и циклические сдвиги кода, в которых выталкиваемый бит кода не теряется, а записывается в освободившийся слева или справа разряд поля.

00101101 00101101

01011010 00010110

а) б)

Рис. Сдвиг кода влево (а), сдвиг кода вправо (б).

В более общих схемах оба варианта сдвига объединяются в одну схему с единым управляющим битом, поступающим в две управляющие линии, причем в одну из них через вентиль «НЕ». Таким образом, значение С=1 запускает сдвиг в одну сторону, а значение С=0 обеспечивает сдвиг в другую сторону. В такой схеме сдвига используется 2n вентилей «И», где n — количество сдвигаемых разрядов, и один вентиль «НЕ». Следовательно, для ее реализации требуется 6n+1 транзисторов.

Рассмотрим схему сдвига, которая имеет восемь входов и восемь выходов (рис. 3.15). Восемь входных битов подаются на линии D₀,…,D₇. Выходные данные, которые представляют собой входные данные, сдвинутые на 1 бит, поступают на линии S₀,…,S₇. Линия управления С определяет направление сдвига: 0 – влево, 1 – вправо.

Рис. 3.15. Схема сдвига.

Если С=1, правый член каждой пары включается, пропуская через себя соответствующий бит. Так как правый вентиль И соединён с входом вентиля ИЛИ, который расположен справа от этого вентиля И, происходит сдвиг вправо. Если С=0, включается левый вентиль И из пары, и тогда происходит сдвиг влево.

Дата добавления: 2014-01-04