Ключевые термины. Сегментно-страничная организация памяти в системе Intel 386

Сегментно-страничная организация памяти в системе Intel 386

В более современных системах, чем MULTICS, также используется сегментно-страничная организация. Например, в системе Intel 386 используется сегментно-страничная организация памяти с двухуровневой схемой страничной организации (см. рис. 17.6).

Рис. 17.6. Сегментно-страничная организация памяти в Intel 386.

Базовый регистр таблицы сегментов - segment-table base register (STBR) – регистр, содержащий адрес таблицы сегментов в памяти.

Логический адрес при сегментной организации памяти - пара:

<segment-number, offset>, где segment-number – номер сегмента, offset – смещение в сегменте.

Признаки защиты – информация для защиты сегмента в элементе таблицы сегментов: validation-бит (признак корректности номера сегмента для процесса), биты защиты от записи, от чтения и от исполнения.

Разделяемые (общие) сегменты – сегменты, общие для нескольких процессов и имеющие одинаковые логические номера в их таблицах сегментов.

Регистр длины таблицы сегментов - segment-table length register (STLR) – регистр, содержащий число сегментов, используемое программой.

Сегмент – логическая единица распределения памяти, предназначенная для размещения в памяти одного модуля программного кода или данных.

Сегментная организация памяти (segmentation) -схема распределения памяти в виде сегментов переменной длины, соответствующая пользовательской трактовке распределения памяти, т.е. логической структуре программ и данных.

Сегментно-страничная организация памяти – модификация сегментной организации памяти для борьбы с фрагментацией, основанная на страничной организации каждого сегмента.

Таблица сегментов – системная таблица для отображения логических адресов в физические при сегментной организации памяти. Каждый ее элемент содержит начальный адрес сегмента в физической памяти, длину сегмента и признаки защиты.

Дата добавления: 2014-01-04