Студопедия

КАТЕГОРИИ:


Архитектура-(3434)Астрономия-(809)Биология-(7483)Биотехнологии-(1457)Военное дело-(14632)Высокие технологии-(1363)География-(913)Геология-(1438)Государство-(451)Демография-(1065)Дом-(47672)Журналистика и СМИ-(912)Изобретательство-(14524)Иностранные языки-(4268)Информатика-(17799)Искусство-(1338)История-(13644)Компьютеры-(11121)Косметика-(55)Кулинария-(373)Культура-(8427)Лингвистика-(374)Литература-(1642)Маркетинг-(23702)Математика-(16968)Машиностроение-(1700)Медицина-(12668)Менеджмент-(24684)Механика-(15423)Науковедение-(506)Образование-(11852)Охрана труда-(3308)Педагогика-(5571)Полиграфия-(1312)Политика-(7869)Право-(5454)Приборостроение-(1369)Программирование-(2801)Производство-(97182)Промышленность-(8706)Психология-(18388)Религия-(3217)Связь-(10668)Сельское хозяйство-(299)Социология-(6455)Спорт-(42831)Строительство-(4793)Торговля-(5050)Транспорт-(2929)Туризм-(1568)Физика-(3942)Философия-(17015)Финансы-(26596)Химия-(22929)Экология-(12095)Экономика-(9961)Электроника-(8441)Электротехника-(4623)Энергетика-(12629)Юриспруденция-(1492)Ядерная техника-(1748)

Синхронизация при изохронной передаче

Ноября 2012

4 типа передачи данных

1-управляющие посылки для конфигурирования устройств во время их подклчения.

2-передача массивов данных

3-передача прерывания

4-изохронная передача – непрерывная в реальном масштабе времени, занимающие предварительно согласованную часть пропускной способности шины usb с гарантированным временем режима доставки. Позволяет на полной скорости организовать канал полосой приблизительно 1 мегабайт в секунду. При этом может быть занять до 70 процентов доступной полосы пропускания. На высокой скорости конечная точка может получить канал до 24 мегабайт в секунду – 192 мегабита. В случае обнаружения ошибки изохроные данные не повторяются. Изохронные передачи нужны для потоковых устройств. Естественно видеопоток может передаваться только на высокой скорости по usb. Полоса пропускания шины делится между всеми установленными каналами, чем больше мы подключаем устройств тем уже у нас канал. Выделеная полоса закрепляется за канадом и если установление нового канала требует такой полосы которая не вписывается в уже установленное распределение, подключение игнорируется.

Синхронизация при изохронной передаче.

Изохронная передача данных связана с синхронизацией устройств, объединенных в единую системы, например микрофон и колонки. Например если требуется подклчить через шину usb 2 потоковых аудиоустройства то эти устройства связываются между собой через программный микшер. Например микрофон 8 килогерц и разрядность данных 1 байт – поток 64 килобита в секунду, колонки 44 кгц и разрядность данных 4 байта – поток 176 киобит в секунду, микшер на частоте выборки 32 килогерца. Микшер выборки – связующее звено – главный синхронизаор потока. В этом случае в микшере имеются модули согласования частот выборки, которые объединяют несколько выборок в одну. В случае рассогласования частот выборки инхронизация происходит программным способом. В системе usb при изохронных передачах учитываются следующие частоты

1-частота выборки для источников и приемников данных

2-частота шины usb – частота кадров 1 кгц и микрокадров 8 кгц для высокой скорости. С этой частотой все устройства usb видят устройства микрокадров хоф

3-частота с которой клиентское по обращается к драйверам usb для передачи и приема изохронных сигналов.

В системе без общего источника синхронизации возможно отклонение следующих типов:

1-дрейф (отклонение от номинала формально одинаковых частот)

2-дрожание (колебания частот относительно номинала)

3-фазовый сдвиг

в цифровой системе передачи данных отклонения происходят потому что у источника или приемника передачи данных может образовываться излишек или недостаток данных.

По способу синхронизации конечных точек с системой различают асинхронный синхронный и адаптивный классы устройств. Каждому классу соответствует свой тип канала usb. Асинхронное устройство не имеет возможности согласования своей частотой выборки с метками sof. Частота передачи жанных у них фиксированная или программированная. Число байт данных принимаемых за каждый микрокадр usb или кадр для высокой скорости – не является постоянным. Источник данных в этом случае неявно сообщает свою скорость передачи данных числом выборок, генерируемых за один кадр.

Синхронное стройство имеет внутренний генератор, синхронизируемый с метками sof. Источники и приемники за каждый микрокадр гененрируют одинаковое количество байт данных которое устанавливается на этапе программирования канала. Адаптивное устройство имеет возможность подстройки своей внутренней частоты под требуемый поток данных.

Обратная связь позволяет согласовывать значение частот устройств с частотой шины.

ОРГАНИЗАЦИЯ ХОСТА

У каждой шины юсб должен быть только один хост. Хост дедится на три основных уровня

1-интерфейс шины юсб, обеспечивает физический интерфейс и протокол шины

Хост контроллер отвечает за генерацию микрокадров. На аппаратном уровне он обменивается с основной памятью компа использую прямое управление шиной с целью минимальной загрузки ЦП.

2-система юсб. Используя хост контроллеры транслирует клиентские задачи обмена данными с устройствами в транзакции, выполняемые с реальными устройствами шин. Система отвечает и за распределение ресурсов ЮСБ. Основными ресурсами являются полоса пропускания и мощность источников питания.

Система в свою очередь стостоит из трех основных частей

1-драйвер хост контроллера – это неки модуль, привязанный к конкретной моделью контроллера обеспечивающий абстрогирование драйвера юсб и позволяющий в одну систему включать несколько разнотипных контроллеров

2-драйвер ЮСБ обеспечивает основной интерфейс между клиентами и устройствами ЮСБ

3-программное обеспечение хоста – реализует необходимое функционирование системы а именно обнаружение подключения и отключения устройств и выполнения соответствующих действий, нумерацию устройств, распределения полосы пропускания и мощности.

Третий уровень – клиенты ЮСБ – это программне элементы взаимодействующие с устроствами ЮСБ

Клиенты могут взаимодействовать с любыми устройтвами ЮСБ подключенными к системы. В савокупности уровни хоста имеют следующие возможности

1-обнаружение подлкючения и отсоединения устройств ЮСБ

2-манипулирование устройствами управления между потоками и хостом

3-манипулирование потоками данных

4-сбор статистики активности и состояния устройств.

5-управление электрическим интерфейсом между хост контроллером и устройствами ЮСБ включая управление электропитанием. Хост контроллер является аппаратным посредником между устройствами ЮСБ и хостом. Программная часть хоста в полном объеме реализуется операционной системой. До загрузки ОС может ункционировать только усеченную часть ЮСБ котор треб для загрузки ОС.

Все устройства подключаются через порты хабов. Хабы определяют подключение и отклчение устройств к свои портам и сообщают состояние портов при запросе от контроллера. Хост разрешает работу порта и адресуется устройству через канал управления, используя нулевой адрес. Хост определяет является ли новое подключенное устройство хабом или функцией и назначает ему уникальный адрес ЮСБ. Хост создает канал управления с этим устройством используя адрес и нулевой доступ точки назначения. Если новое устройство является хабом то хост определяет подключенное к нему устройство назначает ему адреса и использует каналы. Если новое у-во является функцией то уведомление назначается устройству ЮСБ заинтересованого ПО. Когда у-во отключается хаб автоматически запрещает хост и сообщает о завершении контроллеру. Контроллер при этом удаляет все данные об этом устройстве из всех структур данных. Если отклчается хаб – процесс удаления выполняется для всех подключенных к нему у-в. Если отключается функция то уведомление посылается заинтересованному ПО

Последовательный инт фаер вэ fire wire (ieee 1394) стандарт для высоко производ шины, был принят 1995 году. Разработчик фирма apple. Альтернатива высоко скоростному скази устройству. Стандарт 1394 опред три воз частоты сигнала по кабелям. 98.304 200 393.216 мега бит

В стандарте частоты обозначают С100 С200 С400.

Сущ спец стнадратво С800 С16007

Основными свойствами шины являются

1. Много функцинальность – шина обеспечивает цифровую связть до 63 устр без доп оборудования.

Все устройства прдключ по этой шине могу быть объедененеы в единую сеть

2. Высокая схема обмена при изохронных передачах – шина позволяет даже на нижней скорости с100 передовать одновременно два канала видео по 30 кадров в секунду в каждом,

3. НИзкая цена компонентов и кабеля

4. Легкость установки использования

5. Инт поддерживает и расширят технологию плагин плай, питание от шины до 1,5 А, возможность управление шиной и другими устройствами на шине не только с компьютера но и с других устройств.

Задумывалась как шина домашней сети.

Сеть 1394 являеться одноранговой в отличии от ЮСБ.

Визиеский уровень подсети, пред собой кабельную сеть которая собираеться по следующему правилу? все устройства соед кабелем друг с другом по любой технологии, каждое устройство явл узлом сети обычно имеее три равноправных соед разъема, а устройство оконечное имеет по одному разъему.

]Правила подклчения

1. между любой парой узлов может быть не более 16 кабельных сегментов

2. длина сегметов не должна привышать 4 метра

3. суммарная длина кабеля не должна 72 метров

4. топология не должна иметь больше 5

Станартный кабель имеет 6 проводов заключенных в общий экран.

И имеет однотипные шести контактные разъемы на концах.

 

Две витые пары используются для передачи сигналов,

Два провода зад для питания устройств от 8 – 40 в, в станарте пред гальваничесая разввязка для устройств, в кабелях FW сигнальные кабели соед перекрестно,

Сигнал онаруж на входе приемника с любого разъема ресенхренезируется п овнутреннему тактовому генератору и выодиться на разъемы

1394 определяет две категории шин

1 Кабельные шины

2 Кросс шины

Кросс шины это параллельные инт объед внутр подсистемы устройства под к кабелю 1394

Сеть постоенная на интерфесте 1394 может состоять из множества шин которые соединяются мостами. ]мост пред собой спец устройство осущ передачу пакетов между шинами, фильтрацию трафика, а в случае соед разнородных шин опред преобразования интерфейса.

Протакол иеее 1394.

Протокол реализуется на трех уровнях (фото 24112012604)

 

Первый уровень уровень транзакции. Преобразует пакеты в данные, предоставляемые приложением. Второй – уровень связи. Из данных физического уровня формируются пакеты и выполняется обратное преобразование. Здесь на этом уровне связи обеспечивается обмен узлов дейтаграммами с подтверждениями. Уровень отвечает передачей пакетов и управлением изохронными передачами. Физический уровень вырабатывает и принимает сигналы от шины.

Аппаратная часть состоит из 2 специализированных микросхем

1-транссивер передатчик физического уровня

2-мост связи с шиной линк чип

Для передачи асинхронных сообщений используется 64 битная регистрация устройств 1394. В адресном пространстве каждого устройства имеются конфигурационные регистры в которых содержится вся информация для взаимодействия с ним других устройств. Данные передаются пакетами, в начале каждог пакета передаются биты состояния арбитража. Устройство может передавать данные только после успешного прохождения арбитража. Интерфейс 1394 использует 2 вида передачи

1-изохронный и 2-асинхронный.

Изохронный передатчик гарантирует полосу пропускания и времени задержки, а синхронный обеспечивает гарантированную доставку.

Асинхронные сообщения передаются между 2мя устройствами, изохронные передачи ведутся широковещательно

 

 

Лекция N.

 

Пропустили

Протокол шины pci.

В каждой транзакции участвуют 2 устройства – инициатор обмена – мастер устройства и целевое устройство. Шина пси в большинтве случаем транзаии воспринимает как пакетные. Каждая транзакция начинается фазой адреса за которой может следовать одна или несколько фаз данных. В кажды момент времени шиной может управлять только одно ведущее устройства. Каждое ведущее устройство имеет пару сигналов 1- реквест для запроса управления шиной. И сигнал – ГНТ для подтверждения предоставления управления шиной. Устройтво может начинать транзакцию только при полученном сигнале ГНТ. Снятие сигнала не моет продолжить транзакцию или прекратить начатую. Арбитражем запросов на использование шины занимается специальный узел, входящий в чипсет системмной платы. При этом программированием орбитра определяется тип приоритета. Он может быть фиксированый циклический комбинированный. Для адреса и данных используются общие мультиплексированные линии АД – адресные данные. В начале транзакции ведущее устройство активизирует сигнал фрей по шине АД передается целевой адрес а по линиями СИ БЭ информацию о транзакции. Адресованное целевое пространство отзывается сигналом девайз селект. Ведущее устроство указывает на свою готовность к обмену данными сигналом айреди. Эта готовность моет быть выставлена на девайз селект. Когда целевое устройтсво обменом данными оно устанавливает сигнал ТИРЕДИ. Данные по шине АД передаются только при одновременном наличии сигналов айреди и тиреди. С помощью этих сигналов ведущее и целевое устройство согласуют скорости с помощью специальных тактов одидания. Цикл обмена по шине ПСИ показан на фото

 

Цикл обмена на шине PCI

Количество фаз данных в пакете явно не указывается, но перед последней фазой данных ведущее устройство при введенном сигнале IRDY# снимает сигнал FRAME#. В одиночных транзакциях сигнал FRAME#активен лишь один такт. Если устройство не поддерживает пакетные транзакции в ведомом режиме, то оно должно потребовать прекращения пакетной транзакции во время первой фазы данных (введя сигналSTOP# одновременно с TRDY#). В ответ на это ведущее устройство завершит данную транзакцию и продолжит обмен последующей транзакцией с новым значением адреса. После последней фазы данных ведущее устройство снимает сигнал IRDY#, и шина переходит в состояние покоя (PCI Idle) — оба сигнала FRAME# и IRDY# находятся в пассивном состоянии.

 

Протокол квитирования обеспечивает надежность обмена — ведущее устройство всегда получает информацию об отработке транзакции ЦУ. Средством повышения надежности (достоверности) является применение контроля паритета: линии AD[31:0] и С/BE[3:0]# и в фазе адреса, и в фазе данных защищены битом паритета PAR (количество единичных бит этих линий, включая PAR, должно быть четным). Действительное значение PAR появляется на шине с задержкой в один такт относительно линий AD и С/BE#. При обнаружении ошибки ЦУ вырабатывается сигнал PERR# (со сдвигом на такт после действительности бита паритета). В подсчете паритета при передаче данных учитываются все байты, включая и недействительные (отмеченные высоким уровнем сигнала С/ВЕх#). Состояние бит, даже и в недействительных байтах данных, во время фазы данных должно оставаться стабильным.

Каждая транзакция на шине должна быть завершена планово или прекращена, при этом шина должна перейти в состояние покоя (сигналы FRAME# и IRDY# пассивны). Завершение транзакции выполняется либо по инициативе ведущего устройства, либо по инициативе ПУ.

Ведущее устройство может завершить транзакцию одним из следующих способов.

♦ Нормальное завершение (Completion) выполняется по окончании обмена данными.

♦ Завершение по тайм-ауту (Time-out) происходит, когда во время транзакции у ведущего устройства отбирают право на управление шиной (снятием сигнала GNT#) и истекает время, указанное в его таймере Latency Timer.

Транзакция может быть прекращена по инициативе ЦУ; для этого оно может ввести сигнал STOP#. Возможны три типа прекращения.

♦ Повтор (Retry) — сигнал STOP# вводится при пассивном сигнале TRDY# до первой фазы данных. Эта ситуация возникает, когда ЦУ из-за внутренней занятости не успевает выдать первые данные в положенный срок (16 тактов). Повтор является указанием ведущему устройству на необходимость нового запуска той же транзакции.

♦ Отключение (Disconnect) — сигнал STOP# вводится во время или после первой фазы данных. Если сигнал STOP# введен при активном сигнале TRDY# очередной фазы данных, то эти данные передаются и на том транзакция завершается. Если сигнал STOP# введен при пассивном сигнале TRDY#, то транзакция завершается без передачи данных очередной фазы. Отключение производится, когда ЦУ неспособно своевременно выдать или принять очередную порцию данных пакета.

♦ Отказ (Target-Abor t) — сигнал STOP# вводится одновременно со снятием сигнала DEVSEL# (в предыдущих случаях во время появление сигнала STOP# сигнал DEVSEL# был активен). После этого данные уже не передаются. Отказ вводится, когда ЦУ обнаруживает фатальную ошибку или иные условия, по которым оно уже никак не сможет обслужить данный запрос.

 

Работа шины контролируется несколькими таймерами, не позволяющими попусту расходовать такты шины и планировать распределение полосы пропускания.

Каждое ЦУ должно достаточно быстро отвечать на адресованную ему транзакцию. Задержка первой фазы данных (target initial latency), то есть задержка появления сигнала TRDY# относительно FRAME#, не должна превышать 16 тактов шины. Если устройство не успевать уложиться в этот интервал, оно должно формировать сигнал STOP#, прекращая транзакцию. Это заставит ведущее устройство повторить транзакцию,. Если устройство медленное и часто не укладывается в 16 тактов, то оно должно откладывать транзакцию (Delayed Transaction). ЦУ имеет инкрементный механизм слежения за длительностью циклов (Incremental Latency Mechanism), который не позволяет интервалу между с оседними фазами данных в пакете (target subsequent latency) превышать 8 тактов шины. Если ЦУ не успевает работать в таком темпе, оно обязано остановить транзакцию.

Инициатор тоже не должен задерживать поток — допустимая задержка от начала FRAME# до сигнала IRDY# (master data latency) и между фазами данных не должна превышать 8 тактов. Если ЦУ время от времени отвергает операцию записи в память с запросом повтора (это, к примеру, может происходить при записи в видеопамять), то есть «предел терпения» для завершения операции. Таймер максимального времени исполнения (maximum complete time) имеет порог 10 мкс — 334 такта при 33 МГц или 668 тактов на 66 МГц, за которое инициатор должен иметь возможность «протолкнуть» хоть одну фазу данных. Таймер начинает отсчет с момента запроса повтора операции записи в память и сбрасывается при последующем завершении транзакции записи в память. Устройства, не способные выдерживать ограничение на максимальное время исполнения записи в память, должны предоставлять драйверу возможность определять их состояние, в котором достаточно быстрая запись в память невозможна. Драйвер, естественно, должен учитывать это состояние и не «напрягать» шину и устройство бесплодными попытками записи.

Каждое ведущее устройство, способное сформировать пакет с более чем двумя фазами данных, должно иметь собственный программируемый таймер задержки (Latency Timer), регулирующий поведение ведущего устройства, когда у него отбирают право управления шиной. Таймер запускается по каждому сигналу FRAME#, введенному этим ведущим устройством. Поведение ведущего устройства по достижении порога зависит от типа команды и состояния сигналов FRAME# и GNT# на момент срабатывания таймера.

Задержка арбитража (arbitration latency) определяется как число тактов от подачи инициатором запроса REQ# до получения права управления шиной GNT#. Эта задержка зависит от активности других инициаторов, быстродействия устройств (чем меньше они вводят тактов ожидания, тем лучше) и «быстродействию» собственно арбитра.

При конфигурировании ведущие устройства сообщают свои потребности, указывая максимально допустимую задержку предоставления доступа к шине (Max_Lat) и минимальное время, на которое им должно предоставляться управление шиной (Min_GNT). Эти потребности определяются присущим устройству темпом передачи данных и его организацией.

 

Пропускная способность шины ПСИ

Шина ПИС является одной из наиболее производительных и высокоскоростных шин расширения современных персональных компьютеров. Пиковая скорость передачи данных внутри пакетного цикла составляет 132 мегабайта в секунду, то есть за каждый такт шины передается 4 байта данных. Это происходит при пакетной передачи данных. Центральный процессор взаимодействует с устройствами ПСИ с помощью инструкций обращения к памяти или обращении к устройствам ввода вывода через концентратор – южный мост.

Архитектура показана на рисунке

 

Архитектура персональных компьютеров типа айбиэм писи

Так как у процессоров Х86 основные регистры являются 32х разрядными, то одна инструкция выполняется с помощью транзакции по шине с устройством ПСИ в которой передается не более 4х байт данных. Если передается двойное слово, то транзакция будет выполняться в два одиночных цикла или в один пакетный цикл с двумя фазами данных, то есть это обращение будет выполняться дольше. У современных процессоров шина данных 64 битная, применяется буферизация записи, что приводит к тому что два последовательных 32 битных запроса записи объединяются в один 64 битный, но если этот запрос адресован 32 битному устройству, то мост передает его пакетами с двумя фазами данных. Так как у современных процессоров ядро исполняет инструкции значительно быстрее чем шина способна вывести результаты между инструкциями, то за это время процессор может выполняить несколько операций. Но если пересылка данных организуется директивой языка высокого уровня, который в целях универсальности работает по сложному алгоритму (значительно сложнее передача организовывается на уровне ассемблера), то транзакции будут одиночными и соответстенно время передачи данных увеличится. При чтении из устройства ПСИ буферизация у процессора не применяется и все инструкции будут порождать одиночные циклы. Для этого в современных процессорах используется группа инструкций и специальные регистры MMX. Строковые инструкции ввода вывода которые используются для программирования ввода вывода. Строковые инструкции ввода вывода которые в основном используются для программирования ввода вывода режим ПИО, порождают серию одиночных транзакций, так как все данные блока относятся к оному адресу ПСИ. Скорость, соизмеримую с максималной пиковой можно сравнить только при потоковой передаче. В этом случае применяются дополнительные три такта при чтении и один при записи. Таким образом для выхода на максимальную производительность обмена устройства ПСИ сами должны быть ведущими устройствами шины, способными генерировать пакетные циклы. Поддержку пакетного режима имеют не все устройства ПСИ, а у тех которые имеют поддержку пакетного режима существует ограничение на максимальную длину пакета. Повышение пропускной способности шины ПСИ происходит в направлении перехода на частоту 66 мегагерц и разрядность 64 бита, что существенно удорожает аппаратные средства.

Прерывания и организация прямого доступа к памяти

Обслуживаются с помощью пары контроллеров 82 59. Устройство ПСИ выводит сигнал прерывания низким уровнем и этот сигнал долен удерживаться до тех пор, пока программный драйвер, вызванный по прерыванию не сбросит запро прерывания при обращении к данному устроству. Если после этого контроллер прерываний снова обнаруживает низкий уровень на линии запроса это означает что запрос на ту же линию вывело другое устройство и оно тоже требует обслуживания.

Линии запросов от слотов PCI и PCI-устройств системной платы коммутируются на входы контроллеров прерываний относительно произвольно. Конфигурационное программное обеспечиние может определить и указать занятые линии запросов и номер входа контроллера прерываний обращением к конфигурационному пространству устройства. Программный драйвер, прочитав конфигурационные регистры, тоже может определить эти параметры для того, чтобы установить обработчик прерываний на нужный вектор и при обслуживании сбрасывать запрос с требуемой линии. Каждая функция устройства PCI может задействовать свою линию запроса прерывания, но его обработчик прерывания должен быть готовым к ее разделению (совместному использованию) с другими устройствами.

Назначение прерываний устройством выполняет процедура ПОСТ (при загрузке компьютера).

Шина ПСИ не предоставляет возможности прямого доступа памяти с использованием централизованного контроллера (ПДП). Для разгрузки центрального процессора от передачи данных используется прямое управление шиной со стороны устройств, которые называют ПСИ баз мастер.

Конструктивные особенности шины ПСИ.

Слоты ПСИ представляют собой щелевые разъемы, имеющие контакты с шагом 5/100 дюйма. Во избежание ошибочного подключения слоты имеют ключи которые имеют номинал напряжения – для слота на 5 вольт ключ расположен на контактах 50-51, а для слота 3,3 на уровнях контакта 12-13. Карты и слоты ПСИ различаются питанием буферных схем. На универсальных картах буферные микросхемы допускают оба варианта питания 5 и 3,3 вольта. На слотах ПСИ присутствуют питающие напряжения +3,3 +5 +12 и -12 вольт. Тактовая частота шины определяется по возможности чипсета и всех абонентов шины. Тактовая частота 66 мегагерц может устанавливаться тактовым генератором только если все устройства ПСИ поддерживают эту частоту. Установка хотябы одного устроства или карты не поддерживающей 66 мегагерц пойдет до того что вся шина будет работать на 33 мегагерца. Серверные системные карты на которых имеются несколько шин ПСИ позволяют использовать на разных шинах разные частоты. Важной частью спецификации ПСИ является классификация устройств и указание кода класса в его конфигурационном пространстве. Для указания кода применяются три байта старший байт которых использует класс подкласс и младший программный интерфейс. Код класса позволяет идентифицировать наличие идентификационных устройств в системе, то есть для стандартных устройств код класса является определенным, например последовательный порт 070001 и при конфигурировании по методам считывания определяются какие устройства на шине ПСИ есть. Для облегчения взаимодействия с устройствами ПСИ в компьютере имеются дополнительные функции БИОЗ, предназначенные для работы с конфигурационным пространством и генерации специальных циклов ПСИ. Функция проверки наличия ПСИ биоз позволяет определить доступные механизмы генерации в специальных циклах. Программы, с помощью функции ПСИ биоз могут искать интересующие устройства по идентификаторам или кодам класса. Если необходимо переучесть установленное устройство то выполняется чтение конфигурационной информации по всем функциям всех устройств всех шин. Для найденных устройств программы определяют реальные настройки чтением регистров конфигурационного пространства с помощью учета возможности перемещения ресурсов по всему пространству или между пространствами памяти и ввода вывода.

PCI express шина.

В отличие от шины PCI ичпользующй для передачи данных общую шину – ПСИ експресс в общем случае является пакетной сетью с топологоей звезда. Устройство ПСИ експресс взаимодействует между собой через среду, образованную специальными коммутаторами – при этом каждое устройство напрямую связанного с соединением типа точка-точка с коммутатором.

ПСИ експресс представляет собой системную локальную шину с использованием помехозащищенного кодирования, пропускная способность 2,5 гигабита в секунду или 250 МБ секунду. Сигнальный уровень 0,8 вольт. Каждый канал состоит из двух дифференциальных сигнальных пар. Существуют версии ПСИ експресс 1 2 и 3. Стандарты предусматривают возможность динамического подключения и конфигурации устройств, а так же возможность распознавания и использования альтернативных (улучшенных) протоколов обмена. Первый стандарт протокола ПСИ експресс появился в 2006 году, ПСИ експресс 2 в 2007 году, 3 – в 2010 году и ожидается ПСИ експресс 4. Разработанные стандарты для 1 канальный 2 4 8 16 32 канальный варианты. Скорость передачи данных соответственно изменяются в зависимости от количества каналов. Скорость передачи данных для шины ПСИ експресс версии 1.0 2,5 гб в сек. На шине ПСИ експресс учитывается: 1 – дуплексность – передача в обе стороны, избыточность - скорость передачи данных рассчитывается как с учетом избыточности – для шины ПСИ експресс 2, 5 гигабит в секунду, умножить на 2 и умножить на 0,8 – 4 гигабита в секунду. Для канала Х1. Для 32 каналов будет умножено на 32.

Покажем пропускную способность

Пропускная способность, с учётом двунаправленной передачи, для шин PCI Express с разным количеством связей указана в таблице:

Используется связей 1x 2x 4x 8x 12x 16x 32x
Пропускная способность PCI Express 1.0, ГБ/c 0,5            
Пропускная способность PCI Express 2.0, ГБ/c              

 

Основными отличиями шины пси експресс от шины пси являются:

1-шина пси параллельная, шина експресс последовательная.

Достоинства експресс – низкая стоимость, миниатюризация, улучшенное масштабирование, отсутствие необходимости синхронизировать все игнальные линии. Отличия – спецификация пси експресс разделена на савокупность протоколов каждый уровень которого может быть усовершенствован без влияния на все остальные.

Увеличение пропускной способности шины возможно без изменения основного протокола функционирования.

Использование виртуальных каналов с гарантированной пропускной способностью и гарантированным временем отклика. Имеется возможность сбора статистики по протоколу кволити оф сервис – контроль качества обслуживания. Имеется возможность контроля целостности контроля передаваемых данных сиарси код.

Возможность управления питанием.

Протокол функционирования устройств на шине пси експресс.

Для подключения устройств пси експресс используется двунаправленное последовательное соединение типа точка точка. Соединение между двумя устройствами ПСИ експресс состоит из одной или нескольких двух 4 12 16 32 канальных двунаправленных последовательных линий.

Каждое устройство на шине ПСИ експресс должно поддерживать соединение хотя бы с одной линии. Каждое соединение использует электрический сигнал, передаваемый йнизковольтным дифференциальным способом. Прием и передача информации производится каждым устройством ПСИ експресс по отдельным двум проводам. В самом простом случае устройства подключаются к коммутатору ПСИ експресс с помощью четырех проводников. ПСИ експресс передает инфу через те же линии через которые производится передача данных. Последовательный протокол не может быть заблокирован и поэтому задержки шины пси експресс соизмеримы с задержками шины пси. Во всех высокоскоростных последовательных протоколах, включая ПСИ експресс информация о синхронизации встроена в передаваемый сигнал. На физическом уровне ПСИ експресс использует метод канального кодирования, 8 БИТ В 10 – ИЗБЫТОЧНОСТЬ 20 ПРОЦЕНТОВ. Два избыточных бита используются для устранения постоянной составляющей в передаваемом сигнале и для встраивания информации и синхронизации в поток данных. Начиная с Пси експресс версии 3 0 используется более экономное кодирование с избыточностью полтора процента. В настоящее время версия пси експресс 3 0. Реальная пропускная способность увеличена вдвое в сравнении с 2 0 это достигнуто за сет специальной системы кодирования данных.

 

Лекция

…от 50 до 250 наносекунд. Основными свойствами микросхем EPIROM (РПЗУ) репрограммироуемого ПЗУ:

1-стирание информации происходит сразу для всей микросхемы под воздействием ультрафиолетового облучения. Стертые ячейки имеют единичные значения для всех бит.

2-запись может производиться в любую часть микросхемы побайтно. В пределах байта можно маскировать запись отдельных бит.

3-защита от записи осуществляется подачей низкого 5 вольт напряжения в рабочем режиме.

4-защита от стирания производится заклейкой окна.

Память ЕЕПИРОМ.

В ЕЕПИРОМ осуществляется программирование путем записи байта по требуемуемому адресу. После чего некоторое время микросхема не способна выполнять операции чтения-записи не только по этому адресу, но и по другим адресам до окончания выполнения внутренней операции программирования. Микросхемы ЕЕИРОМ могут поддерживать режим страничной записи, которые экономят время (запись страницы осуществляется за то же время, что и запись одной ячейки). В страничном микросхемы ЕЕПИРОМ принимают поток записи смежных ячеек в страничный буфер, после чего вся страница записывается в энергонезависимую память. Недостатком микросхемы ЕЕПИРОМ является небольшой объем из за высокой стоимости хранения. Достоинством является очень большое гарантированное число циклов перезаписи 10 в десятой гарантированных циклов перезаписи. Второе достоинство – большое гарантированное время хранения информации – до 100 лет.

Микросхемы ЕЕПРОМ выпускаются с различными интерфейсами – последовательным - сериал ЕЕПРОМ и параллельным – параллель ЕЕПРОМ.

Флеш память (ЕЕПРОМ)

Технология ЕЕПИРОМ, но упрощенная. Стирание во флеш памяти производится сразу для целой области ячеек блоками или полностью для всей микросхемы. Это позволило существенно увеличить скорость записи. Основными достоинствами флеш памяти являются:

1-высокая плотность ячеек в кристалле на 30процентов меньше чем в ДРАМ

2-энергонезависимое хранение

3-электрическое стирание и запись

4-низкое энергопотребление

5-высокая надежность

6-невысокая стоимость

Первые микросхемы флеш памяти появились в 1988 году, в фирме интел.

Каждая ячейка флеш памяти состоит из одного униполярного транзистора. Ячейки флеш памяти организованы в матрицу. Разрядность данных внешнего интерфейса 8 или 16 бит. Чистые или стертые ячейки содержат единицу во всех битах. При записи информации нужные биты обнуляются. При последющем программировании ячеек тое обнулсются единичные биты. В единичное состояние биты выводятся только при стирании. Стирание производится для всей матрицы ячеек. Стирание одиночной ячейки невозможно. Процесс записи достаточно сложный. Чтение флеш памяти выполняется стандартно – подается адрес ячейки и через некоторое время доступа на выходе появляются данные. Запись выполняется следующим образом – для програмирования каждого байта выполняется процедура, состоящая из операции записи и считывания. При этом шинные циклы обращения к микросхеме являются номальными для процессора в отличие от микросхем ЕЕПРО, для которых они являются растянутыми или удлинненными. Большинство микросхем флеш памяти имеют интерфейс асинхронной статической памяти. При чтении интерфейс аналогичен РОМ. Существуют микросхемы флеш памяти с интерфейсом динамической памяти. Флеш память имеет время доступа при чтении – 35-200 наносекунд. У современных микросхем программирование байта. От 500 милисекунд до единиц микросекунд. От ошибочного стирания или записи применяются аппаратные и программные методы защиты. Программной защитой является ключевая последовательность команд, нарушение которой не позволяет начать операцию стирания и записи. Аппаратная защита заключается в том что невозможно выполнить стирание-запись, если на определенные входы не поданы требуемые уровни напряжения. Аппаратная защита может защищать как весь массив, так и отдельные блоки.

По организации массива в плане стирания групп ячеек различают

 

В современных микросхемах флеш памяти осуществляется разбиение массива на сектора – отдельно стираемые блоки. По типу разбиения разделяют симметричную и несимметричную архитектуру. В симметричной архитектуре используется разбиение на блоки по 64 килобайта. В ассиметричной архитектуре один из 64 килобайтных локов разбиваетсяна 8 блоков по 8 килобайт, один из блоков имеет дополнительные аппаратные средства защиты от модификации и предназначается для хранения данных, не изменяемых при запланированных модификациях остальных областей. Эти микросхемы специально предназначены для хранения системного программного обеспечения. Например в архитектуре ПИСИ – это БИОЗ. Привелигированны блок в этих микросхемах называется бут блок и предназначается для хранения минимального загрузчика или специальной утилиты, предназначенной для программирования основного блока флеш памяти. В обозначении таких микросем присутствует буква ТИ или ТОП или БИ от БУТТОН. Эти буквы определяют положение бут блока с буквой ти в старших адресах, с буквой би в младших адресах. Если бут блок размещается в старших адресах6 то эти микросхемы предназначены для процессоров, стартующих для старших адресов. С буквой би – для процессоров, стартующих с нулевого адреса. В первых микросхемах флеш памяти каждая ячейка флеш памяти предназначалась для хранения одного бита информации. Современные используют технологию хранения двух битов в одной ячейке, то есть у ячейки надо обеспечить 4 состояния. Некоторые микросхемы обеспечивают быстрый режим в страничном режиме – пэйдж мод. В этом случае страницами являются 4 или 8 ячеек. Первое чтение в такой страниче выполняется со временем доступа 70 наносекунд. Если микросхема остается выбранной, то другие ячейки этой страницы можно считать считанными по 20 наносекунд. Синхронная память имеет интерфейс, совпадающий с СД РАМ. Микросхема флеш памяти с различной архитектурой имеется памятью которая стробируется сигналами рас и кас.

Энергонезависимая память с последовательными интерфейсами. Для микросхем энергонезависимой памяти малого объема, от которых не требуется высокой производительности обмена данными, применяют последовательные интерфейсы. Это позволяет упаковывать микросхемы памяти любого объема в корпуса, имеющие минимальное число выводов. С такими интерфейсами выпускаются микросхемы ЕЕПРОМ ВВРАМ и Флеш паяти. Микросхемы ЕЕПРОМ и флеш памяти выполняют операции записи автономно, а завершение выполнения операции судит по результатам опроса ее состояния. Более сложные микросхемы имеют сложну организацию и средства управления каждому блоку с помощь программируеых регистров состояния6 А так же внешнего вывода управления записью

 

 

Интерфейсы графических адаптеров

Аналоговые интерфейсы

Цифровые интерфейсы

Для подключения монитора к графическому адаптеру в компьютере используются специализированные интерфейсы, по которым передается информация о мгновенном значении яркости базисных цветов и сигналы строчной и кадровой синхронизации. К системе графический адаптер подключается через какую либо шину расширения АГП ПСИ експресс.

Принципы формирования изображения на экране монитора.

Многие понятия пришли к нам от мониторов с ЭЛТ. Совокупность точек, из которых формируется изображение на экране монитора – называется растровым. Для формирования растра в мониторе используются специальные сигналы. Для формирования растра в электронно лучевой трубке в цикле сканирования луч движется по зигзагообразной траектории от левого верхнего угла до правого нижнего. Прямой ход – по строчной развертке а по вертикальной – кадровой или вертикальной развертки. Перевод луча из крайней правой до крайней левой – обратный ход луча по горизонтали. По вертикали – то есть. Частота вертикальной развертки, частота горизонтальной развертки (строчной) развертки, ширина полосы пропускания в виде антракта. Частота кадров определяет устойчивость изображения по вертикали – отсутствие мерцаний. Измеряется в герцах. Оптимальная частота для человеческого глаза – 100 герц. Менее 60 герц человек замечает мерцание. От 60 до 100 – незаметно глазу но вредно. Частота строк измеряется в килогерцах. Полоса частот видеосигнала – в мегагерцах. Определяет самые высокие частоты видеосигнала. Принцип формирования растрового цветного монитора основан на свойтвах цветового зрения человека:

1-трехкомпонентность цветового восприятия. Все цвета воспринимаемые человеком могут быть получены путем сложения (смешения) трех цветовых потоков – красного синего и зеленного.

Цветовой оттенок зависит только от соотношения интенсивности смешиваемых цветов.

Пространственное усреднение. Если на цветном изображении имеются близко-расположенные цветные детали, то с большого расстояния человек не различает цвета отдельных деталей. Это свойство позволяет на экране монитора формировать цвет одного элемента изображения из трех цветов, расположенных рядом пикселей, или ЖК элементов.

<== предыдущая лекция | следующая лекция ==>
Лекция4. 20.10.2012 | Тема 1 российское Законодательство в области информационной безопасности
Поделиться с друзьями:


Дата добавления: 2014-01-04; Просмотров: 1287; Нарушение авторских прав?; Мы поможем в написании вашей работы!


Нам важно ваше мнение! Был ли полезен опубликованный материал? Да | Нет



studopedia.su - Студопедия (2013 - 2024) год. Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав! Последнее добавление




Генерация страницы за: 0.014 сек.