Сумматор двоичных чисел

В целях максимального упрощения работы компьютера все многообразие математических операций в процессоре сводится к сложению двоичных чисел. Поэтому главной ча­стью процессора являются сумматоры, которые как раз и обеспечивают такое сложение.

Полусумматор. Вспомним, что при сложении двоичных чисел в каждом разряде образуется сумма и при этом возмо­жен перенос в старший разряд. Введем обозначения слагае­мых (А, В), переноса (Р) и суммы (S). Таблица сложения одноразрядных двоичных чисел с учетом переноса в старший разряд выглядит следующим образом:

Из этой таблицы сразу видно, что перенос можно реали­зовать с помощью операции логического умножения:

Получим теперь формулу для вычисления суммы. Значе­ния суммы близки к результату операции логического сло­жения (кроме случая, когда на входы подаются две едини­цы, а на выходе должен получиться нуль).

Нужный результат достигается, если результат логиче­ского сложении и умножить на инвертированный перенос. Та­ким образом, для определения суммы можно применить сле­дующее логическое выражение:

Построим таблицу истинности для данного логического выражения и убедимся в правильности нашего предположе­ния.

Таблица истинности логической функции

Теперь на основе полученных логических выражений можно построить из базовых логических элементов схему сложения одноразрядных двоичных чисел.

По логической формуле переноса легко определить, что для получения переноса необходимо использовать логиче­ский элемент «И».

Анализ логической формулы для суммы показывает, что на выходе должен стоять элемент логического умножения «И», который имеет два входа. На один из входов надо по­дать результат логического сложения исходных величин А и В, то есть на него должен подаваться сигнал с элемента логического сложения «ИЛИ».

На второй вход требуется подать результат инвертирован­ного логического умножения исходных сигналов

то есть на второй вход должен подаваться сигнал с элемента «НЕ», на вход которого должен поступать сигнал с элемента логического умножения «И».

Данная схема называется полусумматором, так как реа­лизует суммирование одноразрядных двоичных чисел без учета переноса из младшего разряда.

Полный одноразрядный сумматор. Полный одноразряд­ный сумматор должен иметь три входа: А, В — слагаемые и Р₀ - перенос из младшего разряда и два выхода: сумму S и перенос Р. Таблица сложения в этом случае будет иметь сле­дующий вид:

Идея построения полного сумматора точно такая же, как и полусумматора. Из таблицы сложения видно, что перенос (логическая переменная Р) принимает значение 1 тогда, ког­да хотя бы две входные логические переменные одновре­менно принимают значение 1. Таким образом, перенос реа­лизуется путем логического сложения результатов попарного логического умножения входных переменных (А, В, Р). Формула переноса получает следующий вид:

Для получения значения суммы (логическая переменная S) необходимо результат логического сложения входных пе­ременных (А, В, P₀) умножить на инвертированный пере­нос Р:

Данное логическое выражение дает правильные значе­ния суммы во всех случаях, кроме одного, когда на все входные логические переменные принимают значение 1. Действительно:

Для получения правильного значения суммы (для данно­го случая переменная S должна принимать значение 1) необ­ходимо сложить полученное выше выражение для суммы с результатом логического умножения входных переменных (А, В, Р₀). В результате логическое выражение для вычисле­ния суммы в полном сумматоре принимает следующий вид:

Многоразрядный сумматор. Многоразрядный сумматор процессора состоит из полных одноразрядных сумматоров. На каждый разряд ставится одноразрядный сумматор, при­чем выход (перенос сумматора младшего разряда подключается ко входу сумматора старшего разряда.

Дата добавления: 2014-01-06