Студопедия

КАТЕГОРИИ:


Архитектура-(3434)Астрономия-(809)Биология-(7483)Биотехнологии-(1457)Военное дело-(14632)Высокие технологии-(1363)География-(913)Геология-(1438)Государство-(451)Демография-(1065)Дом-(47672)Журналистика и СМИ-(912)Изобретательство-(14524)Иностранные языки-(4268)Информатика-(17799)Искусство-(1338)История-(13644)Компьютеры-(11121)Косметика-(55)Кулинария-(373)Культура-(8427)Лингвистика-(374)Литература-(1642)Маркетинг-(23702)Математика-(16968)Машиностроение-(1700)Медицина-(12668)Менеджмент-(24684)Механика-(15423)Науковедение-(506)Образование-(11852)Охрана труда-(3308)Педагогика-(5571)Полиграфия-(1312)Политика-(7869)Право-(5454)Приборостроение-(1369)Программирование-(2801)Производство-(97182)Промышленность-(8706)Психология-(18388)Религия-(3217)Связь-(10668)Сельское хозяйство-(299)Социология-(6455)Спорт-(42831)Строительство-(4793)Торговля-(5050)Транспорт-(2929)Туризм-(1568)Физика-(3942)Философия-(17015)Финансы-(26596)Химия-(22929)Экология-(12095)Экономика-(9961)Электроника-(8441)Электротехника-(4623)Энергетика-(12629)Юриспруденция-(1492)Ядерная техника-(1748)

Микроархитектура процессора

ОП
В заключении, на примере процессора Pentium II, типичного процессора CISC-архитектуры, но с элементами RISC кратко рассмотрим основные черты реального процессора IA-32.

 


 

Внутрисистемный интерфейс
Шина PCI

шина памяти

 

Кэш 1-го уровня данных
Кэш 1-го уровня команд
Локальная шина кэш-памяти Локальная шина связи с мостом

 
 

 

 


Устройство Управления и Операционные Устройства

 
 

 

 


 

Рис. 4.4 Архитектура процессора Pentium II

 

Pentium II – один из процессоров семейства Intel. Он содержит ту же архитектуру системы команд, что и 80486, Pentium, Pentium Pro, однако с точки зрения аппаратного обеспечения, он представляет собой нечто большее. Действительно, он может обращаться к 64 Гбайт физической памяти, передавать данные в память и из памяти блоками по 64 бита, хотя и является 32-разрядной машиной. Более того, Pentium II является суперскалярным процессором. Pentium II имеет двухуровневую кэш-память с полной Гарвардской архитектурой. Кэш первого уровня содержит 16 Кбайт для команд и 16 Кбайт для данных, а кэш-память второго уровня содержит 512 Кбайт команд и данных, который располагается на отдельной микросхеме. Строка кэша состоит из 32 байт и работает на частоте процессора, тактовая частота кэша второго уровня в два раза меньше. На рисунке 6.4 показаны основные компоненты центрального процессора:

Устройство Управления - вызывает команды из памяти, определяет их тип (декодирует), интерпретирует эти команды (ПЗУ – интерпретатор) и организует обращение к памяти (поиск операндов, запись результатов и т.д.), обрабатывает поступающие на процессор запросы на прерывание, управляет прямым доступом к памяти (ПДП), служит для временного отключения процессора от внешних шин и организации прямого доступа к памяти различным устройствам ввода/вывода;

УУ содержит - блок вызова/декодирования, блок отправки/выполнения и блок возврата, которые вместе действуют как конвейер высокого уровня. Эти три блока обмениваются данными через пул команд - Re Order Buffer (буфер перестройки, переупорядочивания команд). Если говорить кратко, блок вызова/декодирования вызывает команды и разбивает их на микрооперации для хранения в ROB, блок отправки/выполнения получает микрооперации из буфера и выполняет их, блок возврата завершает выполнение каждой операции и обновляет регистры.

Блок вызова/декодирования содержит семи стадийный конвейер: блок выборки строк кэш памяти, декодер длины команд и блок выравнивания команд (поскольку в наборе команд Intel содержатся команды разной длины и разного формата), блок декодирования (превращение каждой команды IA-32 в одну или несколько микроопераций), декодирующий за один цикл три команды. Далее блок формирования очереди микроопераций выстраивает очередь, прогнозирует ветвление

Блок отправки/выполнения содержит в своем составе блоки выполнения операций над целыми числами - АЛУ, блоки выполнения операций над числами с плавающей точкой- FPU и блоки выполнения команд ММХ (мультимедийная обработка данных).

Блок возврата содержит в своем составе большой регистровый файл, в регистрах которого хранятся значения завершенных команд, промежуточные результаты и т.д. Pentium II поддерживает процедуру спекулятивного выполнения, поэтому некоторые команды будут выполнятся напрасно, и их результаты никуда не нужно сбрасывать.

Внутрисистемный интерфейс или интерфейс магистрали – реализует протоколы обмена ЦПУ с памятью компьютера, контроллерами устройств ввода/вывода, управляется контроллером магистрали. Система локальных шин и интерфейсов связывает ЦП с кэш-памятью второго уровня и мостом PCI, который играет важную роль в коммуникации обрабатываемых данных.

Контроллер прерываний обрабатывает поступающий запрос на прерывание (насильственный перевод процессора с выполнения текущей программы на выполнение экстренно необходимой программы), определяет адрес начала программы обработки прерывания и возвращения к текущей программе.

Контроллер ПДП служит для временного отключения процессора от магистрали и предоставления прямого доступа к памяти внешнему устройству.

Регистровая сверхбыстродействующая память регистровый файл, регистровая память, содержащая: специальные регистры (счетчик команд, регистр команд, регистр данных и т.д.) и регистры общего назначения (РОН)– память для временного хранения операндов, сегментные регистры для организации логической памяти.

<== предыдущая лекция | следующая лекция ==>
 | Устройство управления. Лекция 5. Микропрограммное устройство управления
Поделиться с друзьями:


Дата добавления: 2014-01-06; Просмотров: 249; Нарушение авторских прав?; Мы поможем в написании вашей работы!


Нам важно ваше мнение! Был ли полезен опубликованный материал? Да | Нет



studopedia.su - Студопедия (2013 - 2024) год. Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав! Последнее добавление




Генерация страницы за: 0.012 сек.