Внутренняя структура

Структурная схема МП i8086 представлена на рис. МП включает в себя три основных устройства: • УОД - устройство обработки данных; • УСМ - устройство связи с магистралью; • УУС - устройство управления и синхронизации. УОД предназначено для выполнения команд и включает в себя 16-разрядное АЛУ, системные регистры и другие вспомогательные схемы; блок регистров (РОН, базовые и индексные) и блок микропрограммного управления. УСМ обеспечивает формирование 20-разрядного физического адреса памяти и 16-разрядного адреса ВУ, выбор команд из памяти, обмен данными с ЗУ, ВУ, другими процессорами по магистрали. УСМ включает в себя сумматор адреса, блок регистров очереди команд и блок сегментных регистров. УУС обеспечивает синхронизацию работы устройств МП, выработку управляющих сигналов и сигналов состояния для обмена с другими устройствами, анализ и соответствующую реакцию на сигналы других устройств МПС. МП может работать в одном из двух режимов - "минимальном" (min) и "максимальном" (max). Минимальный режим предназначен для реализации однопроцессорной конфигурации МПС с организацией, подобной МПС на базе i8080, но с увеличенным адресным пространством, более высоким быстродействием и значительно расширенной системой команд. Максимальная конфигурация предполагает наличие в системе нескольких МП и специального блока арбитра магистрали (используется интерфейс Multibus). На внешних выводах МП i8086 широко используется принцип мультиплексирования сигналов - передача разных сигналов по общим линиям с разделением во времени. Кроме того, одни и те же выводы могут использоваться для передачи разных сигналов в зависимости от режима (min - max). Ниже приводится описание внешних выводов МП i8086. При описании выводов косой чертой разделены сигналы, появляющиеся на выводе в разные моменты машинного цикла. В круглых скобках указаны сигналы, характерные только для максимального режима. Символ \ после имени сигнала - знак его инверсии.

Рис.9.4. Внутренняя структура процессора i8086

A/D[15:0] - младшие [15:0] разряды адреса / данные; A[19:16]/ST[6:3] - старшие [19:16] разряды адреса / сигналы состояния; BHE\/ST[7] - разрешение передачи старшего байта данных / сигнал состояния; STB(QS0) - строб адреса (состояние очереди команд); R\ - чтение; W\/(LOCK\) - запись (блокировка канала); M-IO\(ST2\) - память - внешнее устройство (состояние цикла); OP-IP\(ST1\) - выдача-прием (состояние цикла); DE\(ST0\) - разрешение передачи данных (сост. цикла); TEST\ - проверка; RDY - готовность; CLR - сброс; CLC - тактовый сигнал; INT - запрос внешнего прерывания; INTA\(QS1) - подтверждение прерывания (состояние очереди команд); NMI - запрос немаскируемого прерывания; HLD(RQ\/E0) - запрос ПДП (запрос / подтверждение доступа к магистрали); NLDA(RQ\/E1) - подтверждение ПДП (запрос / подтверждение доступа к магистрали); MIN/MAX\ - потенциал задания режима (1-min, 0-max). Сигналы состояния ("статуса") используются для отображения внутреннего состояния МП. Некоторые группы статусных сигналов используются только в максимальном режиме.

Содержание курса лекций "Микропроцессоры"

Дата добавления: 2014-01-07