Конфігуроване ядро процесорного елементу

Решітка процесорних елементів з конфігурованими зв’язками

В ПЛІС основною одиницею логічного (апаратного) програмування є 4-входова логічна таблиця (LUT). В деяких експериментальних конфігурованих системах такою одиницею виступає 4-бітовий арифметико-логічний блок (проект CHESS), 8- бітовий арифметико-логічний блок (PipeRench) і навіть 16- бітовий арифметико-логічний блок (RaPiD). Таке укрупнення основної апаратної одиниці програмування приводить, по-перше, до мінімізації об’єму конфігуруючої інформації і до зменшення апаратурних витрат на один вентиль, по-друге, до підвищення швидкодії, так як ця одиниця стає більш спеціалізованою.

З іншого боку, такий шлях укрупнення апаратної одиниці програмування приводить до втрати універсальності конфігурованого обчислювального середовища.

Велика кількість застосувань, таких як телекомунікації, обробка сигналів, маршрутизація в мережах, мають, з одного боку, чіткі обмеження множини виконуваних операторів, з другого боку, потребують частого перенастроювання на виконання різних алгоритмів, стандартів обробки, тощо. Для високопродуктивної реалізації таких застосувань багатьма фірмами пропонується використовувати багатопроцесорні системи з конфігурованими зв’язками. Тобто в цьому випадку одиницею апаратного програмування виступає процесорний елемент (ПЕ). Така архітектура стала можливою при сучасному стані інтегральної технології, коли декілька десятків ПЕ можна розмістити на одному кристалі. Прикладами архітектури решітки ПЕ є наступні.

Фірма IBM розробляє систему 174 ПЕ на кристалі. Один 32-розрядний ПЕ з архітектурою Tensilica займає 92 тис. вентилів і має тактову частоту до 320 МГц.

Фірма ARC розробяє систему 256 ПЕ на кристалі з архітектурою ARC, які керуються чотирма іншими ПЕ.

Фірма Pact розробила систему 128 тридцятидвохрозрядних ПЕ на кристалі, яка називається Extreme Processor Platform (XPP). Система має пікову продуктивність 12,8 млрд. множень і складань за секунду при тактовій частоті 100 МГц.

Фірма Chameleon Systems розробила систему 108 тридцятидвохрозрядних ПЕ на кристалі, яка називається Cs2112. Система має таку продуктивність, яку б мав процесор Pentium при тактовій частоті 12 ГГц. Система відрізняється тим, що для конфігурування кристалу досить 50 тис. біт і переконфігурування займає всього 20 мікросекунд.

З вище приведеного можна зробити наступні попередні висновки:

• Найрозповсюдженим програмованим середовищем є і будуть залишатись ПЛІС об’єм яких постійно зростає.
• Перспективними конфігурованими архітектурами є реконфігурований конвеєр, система неоднорідних обчислювальних ресурсів і решітка процесорних елементів з конфігурованими зв’язками і керуючим мікропроцесорним ядром.
• З’являється проблема ускладнення програмування конфігурованого середовища. Ця проблема пов’язана з тим, що продуктивність розробки "прошивки" ПЛІС залишається низькою.

Тому цілком зрозуміло, що в світі приділяється багато уваги розробці конфігурованих ядер процесорних елементів, так званих, Soft PU Cores. Ці ПЕ можна використовувати як в якості керуючого мікропроцесорного ядра, так і як ПЕ з решітки. Переваги використання таких ПЕ полягають в наступному:

• такий ПЕ використовується як обчислювальна заготовка, яка не потребує капіталовкладень і додаткового часу розробки для її повторного використання;
• цей ПЕ може мати мінімізовані апаратні витрати, або додаткові функціональні можливості за рахунок свого настроювання під конкретний виконуваний алгоритм;
• значно швидше і простіше розробляти деяке застосування як розробку програмного забезпечення для ПЕ зі стандартною архітектурою, ніж розробляти спеціалізовану схему;
• в багатьох високопродуктивних застосуваннях як наприклад, бітова обробка, сортування, розпізнавання образів, пошук по ключу, упаковка та шифрування інформації, архітектуру решітки процесорних елементів з конфігурованими зв’язками ефективно реалізувати на ПЛІС з конфігурованими ПЕ, які мають специфічну систему команд;
• при необхідності підвищення швидкодії, зменшення енергоживлення, здешевлювання виробу за умови масового випуску проект з таким ПЕ без особливих ускладнень можна переробити в проект для замовленої ЗВІС.

На сьогоднішній день розроблено і використовується конфігурованих ПЕ більше ніж 30 різних архітектур. В таблиці 3 приведені дані про конфігуровані ядра процесорних елементів, які використовуються при розробці різноманітних впроваджень ПЛІС. Апаратні витрати дані в кількості логічних модулів (LC) або груп логічних модулів (CLB slices) де 2 LC " 1 CLB slice " 10-20 вентилів.

Таблиця 3 – Конфігуровані ядра процесорних елементів

Назва	Аналог мікропроцесора	Розрядність	ПЛІС, де використовується	Апаратні витрати	Тактова частота, МГц	Джерело
Free-6502	Motorola 6502		Altera EP20K100E-1	2057 LC
Free-6502	Motorola 6502		Xilinx XCV100E-8	557 slices
Nios	Altera-Nios RISC		Altera EP20K100E	1100LC		^24
Nios	Altera-Nios RISC		Altera EP20K100E	1700LC
Leon	SPARC		Altera 10K200E-1	5400LC+ EAB RAM
Leon	SPARC		Xilinx XCV300E-8	2400 slices +block RAM
KCPCM	Xilinx KCPCM		Xilinx Virtex	35 slices
MicroBlaze	Xilinx MicroBlaze		Xilinx Virtex-II	400-450slices
uP1232	OpenUP		Xilinx XC400E	200 CLBs
xr16vx	Gray XR16		Xilinx XC2S100-5	255 slices
GR0040	Gray XR16		Xilinx Spartan II	50 slices +2 block RAM
GR0050	Gray XR32		Xilinx Spartan II	75 slices +2 block RAM
ARC base	ARC		Xilinx Virtex	1538 slices
DR8051	Intel 8051		Xilinx XCV300E-8

Для порівняння сучасні ПЛІС мають об’єм до 60 тис. CLB slices, тобто на одному кристалі можна розмістити до 110 ПЕ з архітектурою 6502 або 25 ПЕ з такою потужною архітектурою, як SPARC. При цьому питома ціна одного ПЕ складатиме 5-20 USD і менше.

Специфіка реалізації ПЕ в ПЛІС полягає в тому, що ПЕ з меншими апаратними витратами мають більше відношення продуктивність-ціна при реалізації тих самих алгоритмів. Це пояснюється тим, що в ПЛІС ефективно реалізуються маловходова логіка і схеми з малою кількістю міжрегістрових з’єднань. Такі схеми мають також підвищену тактову частоту. Тому для реалізації в ПЛІС має сенс розробляти ПЕ з архітектурою, яка адаптована до цього програмованого середовища. ПЕ з RISC-архітектурою XR16 i XR32 (див. табл.3) є прикладом такої архітектури. Такий ПЕ забезпечує до 50 млн. операцій в секунду і має мінімальні апаратні витрати. Недоліками його є те, що для його програмування необхідно використовувати нестандартний асемблер, а такі операції, як множення, ділення виконуються як підпрограми.

Дата добавления: 2014-01-07