Оперативная память

Имеется два вида оперативной памяти:

- статическая память;

- динамическая память.

- Статическая память характеризуется тем, что надежность считывания находящейся в ней информации не зависит от времени хранения.

- Динамическая память отличается тем, что спустя некоторый период времени после записи информации в память, надежное считывание этой информации не гарантировано, т.е. информация в процессе хранения в такой памяти как бы «затухает». Поэтому при использовании такой памяти через интервалы времени, не большие чем время гарантированного хранения, предусматривается процедура регенерации, при реализации которой происходит чтение информации по всему объему памяти и её запись по старому адресу. Необходимость периодической регенерации снижает эффективность работы этой памяти, однако она широко используется благодаря тому, что при прочих равных условиях она обладает существенно меньшей стоимостью, чем память статического типа.

Динамические запоминающие устройства

В динамических ЗУ запоминание информации осуществляется на конденсаторах. Пример простейшего устройства данного типа приведен на рис. 3.7‑1.

Рис. 3.6‑1

На рис. 3.6‑1 представлена запоминающая среда с тремя адресами, в каждом из которых хранится 4 бита информации. Бит информации запоминается на элементе памяти (ЭП). ЭП состоит из конденсатора, подключенного к истоку (И) транзистора (Т). Выбор ячейки памяти осуществляется за счет подачи на соответствующую адресную шину А_и сигнала. При этом сигнал, поступающий на затвор (З) транзистора, открываются все четыре транзистора, подключенные к шине А_i. Если конденсатор в запоминающем элементе был заряжен (в элементе ранее была записана «1»), то через стоки (Ст) и исток (И) открытого транзистор течет ток, который, проходя по вертикальной разрядной шине, воспринимается на выходе как сигнал прочитанной «1». Если конденсатор запоминающего элемента не был заряжен (ЭП хранит «0»), то ток на выходной вертикальной линии отсутствует, что означает сигнал прочитанного нуля на выходе соответствующего разряда выбранного адреса.

При записи информации так же, как и при чтении, выбор нужного адреса осуществляется за счет подачи тока на соответствующую горизонтальную шину А_i. При этом в зависимости от того, что нужно записать, в отдельные разрядные вертикальные шины подаются разные сигналы:

- если в разряд необходимо записать «1», то на соответствующую разрядную шину подается положительное напряжение, которое через открытый транзистор Т обеспечивает заряд конденсатора С;

- если в разряд необходимо записать «0», то на соответствующую разрядную шину подается низкое напряжение, что приводит к разряду конденсатора (если он был до этого заряжен).

В рассматриваемом ЭП со временем конденсатор разряжается, чем и объясняется динамический характер такой памяти.

- Для увеличения постоянной разряда конденсатора, используются более сложные элементы памяти, один из которых представлен на рис. 2.6‑2.

Схема ЭП состоит из трех транзисторов Т1, Т2, Т3 и конденсатора С.

	Y

Рис. 3.6‑2

При чтении информации адресным сигналом А_i. открывается транзистор Т1, и, если конденсатор С запоминающего элемента был заряжен, то через Т1, Т3 по выходной вертикальной разрядной шине протекает ток, что воспринимается как сигнал прочитанной «1»; в противном случае считается, что прочитан «0». При записи информации, подаваемым по вертикальной шине сигналом или заряжается, или разряжается конденсатор С через открытый транзистор Т2.

Статическая память

Статическая память строится на триггерах, каждый из которых позволяет запоминать один бит информации. На рис. 3.6‑3 приведен пример реализации (а) и условное обозначение (b) элемента статической памяти.

Рис. 3.6‑3

Запоминающий элемент, приведенный на рис. 3.6‑3, построен на транзисторах Т1, Т2, которые имеют по три эмиттера э1,э2, э3.

Приведенная схема имеет два устойчивых состояния.

Действительно, если один транзистор, например Т1, открыт, то на его коллекторе будет иметь место низкое напряжение, которое способствует закрыванию по базе второго транзистора (Т2). И, на оборот, если один транзистор закрыт, например Т2, то высокое напряжение на его коллекторе будет способствовать закрыванию другого транзистора (Т1). Каждому из двух устойчивых состояний данного триггера ставится в соответствие логические «1» и «0». В приведенной схеме триггер хранит единицу, если транзистор Т1 закрыт, а транзистор Т2 открыт; схема хранит «0», если транзистор Т1 открыт, а транзистор Т2 закрыт.

Шины X и Y являются координатными шинами матрицы, состоящей из многих подобных запоминающих элементов. При чтении информации нужный адрес (нужный запоминающий элемент) выбирается за счет подачи сигнала (+) по одной из шин X и одной из шин Y. Запоминающий элемент, расположенный в матрице на пересечении этих шин, будет выбранным. В этом случае в выбранном запоминающем элементе оба транзистора будут иметь условие для закрывания по соответствующему эмиттеру положительными сигналами по э» и э3.

Если схема хранит «1», то в открытом транзисторе Т2 весь коллекторный ток пойдет через э1 и попадет на вход усилителя чтения нуля УЧТ 0, усилители имеют отрицательный коэффициент передачи, поэтому на выходе УЧТ 0 будет иметь место «0». В то же самое время Т2 сохраняет свое закрытое состояние, ток через его коллектор, а следовательно и через его эмиттеры, отсутствует; а отсутствие тока по э3 приводит к появлению сигнала «1» на выходе усилителя УЧТ 1.

Рассуждая аналогичным образом можно убедиться, что, если схема хранит «0», то на выходе УЧТ 0 будет иметь место сигнал «1», а на выходе УЧТ 1 - сигнал «0».

Запись информации осуществляется следующим образом.

После выбора запоминающего элемента подачей сигналов по соответствующим координатным шинам X и Y, вырабатывается сигнал записи (сигнал записи единицы зп «1» или записи нуля зп «0»).

Предположим, что необходимо записать «1» в элемент, который находится в состоянии «1». В этом случае положительный сигнал с выхода усилителя записи УЗП 1 закрывает транзистор Т1 по э1 (по эмиттеру Э1 и Э2 этот транзистор закрыт сигналами по шинам X и Y). Однако Т1 в начальном состоянии был закрыт, поэтому состояние запоминающего элемента не изменяется и он продолжает хранить единицу и после снятия сигналов X,Y.

Предположим «1» записывается в элемент, хранящий ноль. В этом случае подаваемый положительный сигнал приводит к закрыванию Т1, который, закрываясь, высоким напряжением на своем коллекторе открывает Т2 по базе и через коллектор и эмиттер э1 транзистора Т2 начинает течь ток, что, в свою очередь, приводит к закрыванию Т1 по базе. После снятия сигналов X, Y, картина не меняется: Т1 остается закрытым, а Т2 - открытым, т.е. запоминающий элемент оказывается в состоянии «1».

Если в выбранном запоминающем элементе записывается «0», то подается сигнал зп «0». Так как схема триггера симметрична относительно входа записи единицы и входа записи нуля, легко показать, что независимо от того, что хранил запоминающий элемент, после воздействия сигнала зп «0» схема окажется в нулевом состоянии.

На рис. 3.6‑4. приведена реализации запоминающей среды на шестнадцать адресов с хранением одного бита по каждому адресу.

- Каждый столбец приведенной матрицей обслуживается одной координатной шиной Х (Х1, Х2, Х3, Х4). Каждая строка матрицей обслуживается одной координатной шиной Y (Y1, Y2, Y3, Y4).

- Сигналы на вертикальные и горизонтальные координатные шины X, Y подаются с выходов дешифраторов DCY и DCX, к информационным входам которых, подключены разрядные выходы регистра адреса RA. Два первых разряда RA подключены к входу DCY и обеспечивают выбор одной из четырёх вертикальных координатных шин Y, а два оставшихся разряда RA подключены к входу DCX и обеспечивают выбор одной из четырёх горизонтальных координатных шин X.

Выходы «1» всех запоминающих элементов матрицы объединены и подключены к

Рис. 3.6‑4

усилителям записи и чтения единицы. Выходы «0» всех запоминающих элементов матрицы объединены и подключены к усилителям записи и чтения нуля.

Дата добавления: 2014-01-07