Последовательный режим

Расслоение памяти. Блочная память с чередованием адресов по циклической схеме. Блочно-циклическая схема расслоения памяти.

Увеличение разрядности микросхем памяти. Структура памяти на основе блочной схемы.

Для реализации основной памяти большого объема (что актуально в современных вычислительных машинах) возникает необходимость объединения нескольких интегральных микросхем запоминающих устройств.

Рисунок 2 – Увеличение разрядности памяти

Увеличение разрядности ЗУ реализуется за счет объединения адресных входов объединяемых интегральных микросхем запоминающих устройств. Информационные входы и выходы микросхем являются входами и выходами модуля ЗУ увеличенной разрядности (рисунок 2). В общем случае основная память микропроцессорной системы всегда имеет блочную структуру, т.е. содержит несколько банков.

Рисунок 3 – Структура памяти на основе блочной схемы

Рассмотрим блочную структуру памяти на примере памяти емкостью 512 слов, построенной из четырех банков по 128 слов в каждом. Типовая структура памяти на основе блочной схемы показана на рисунке 3. Адресное пространство памяти разбито на группы последовательных адресов, и каждая такая группа обеспечивается отдельным банком памяти. Для обращения к основной памяти используется 9-разрядный адрес, семь младших разрядов которого (А6-А0) поступают параллельно на все банки памяти и выбирают в каждом из них одну ячейку. Два старших разряда адреса (А8, А7) содержат номер банка. Выбор банка обеспечивается либо с помощью дешифратора номера банка памяти, либо путем мультиплексирования информации (на рисунке 3 показаны оба варианта). В функциональном отношении такая основная память может рассматриваться как единое ЗУ, емкость которого равна суммарной емкости составляющих, а быстродействие - быстродействию отдельного банка.

Блочное построение памяти позволяет не только наращивать емкость, но и сократить время доступа к информации. Это возможно благодаря параллелизму, присущему блочной организации.

Рассмотрим пример блочной памяти с чередованием адресов по циклической схеме (рисунок 4), в котором для выбора банка используются два младших разряда адреса (А1, А0), а для выбора ячейки в банке – 7 старших разрядов (А8 – А2).

Рисунок 4 - Блочная память с чередованием адресов по циклической схеме

В каждом такте на шине адреса может присутствовать адрес только одной ячейки, поэтому параллельное обращение к нескольким банкам невозможно, но оно может быть организовано со сдвигом на один такт. Адрес ячейки запоминается в индивидуальном регистре адреса, и дальнейшие операции по доступу к ячейке в каждом банке протекают независимо. При большом количестве банков средее время доступа к памяти сокращается почти в В раз (В – количество банков), но при условии, что ячейки относятся к разным банкам. Если же запросы к одному тому же банку следуют друг за другом, каждый следующий запрос должен ожидать завершения обслуживания предыдущего. Такая ситуация называется конфликтом по доступу. При частых конфликтах данный метод становится неэффективным.

Рисунок 5 - Блочно-циклическая схема расслоения памяти

В блочно-циклической схеме расслоения памяти каждый банк состоит из нескольких модулей, адресуемых по круговой схеме. Адреса между банками распределены по блочной схеме. Таким образом, адрес ячейки разбивается на три части. Старшие биты определяют номер банка, следующая группа разрядов адреса указывает на ячейку в модуле, а младшие биты адреса выбирают модуль в банке.

10 Режимы доступа к памяти: последовательный, конвейерный, регистровый; страничный; пакетный, удвоенной скорости.

При использовании последовательного режима адрес и управляющие сигналы подаются на микросхему до поступления синхроимпульса. В момент поступления синхроимпульса вся входная информация запоминается во внутренних регистрах – по его переднему фронту, и начинается цикл чтения. Через некоторое время, но в пределах того же цикла, данные появляются на внешней шине, причем этот момент определяется только временем поступления синхронизирующего импульса и скоростью внутренних цепей микросхемы.

Дата добавления: 2014-01-07