Леция 17 40-нм FPGA компании Altera Stratix IV

Компания Altera представила первые FPGA на рынке, выполненные по 40 нм технологическому процессу - Stratix IV. Рекламный слоган нового семейства - " Think AND not OR ", суть которого в том, что пользователям не надо выбирать между большой емкостью, высокой производительностью и низким энергопотреблением. С новым семейством FPGA Stratix IV вам больше не придется идти на компромиссы.

Новое семейство объединяет преимущества 40 нм технологического процесса и отработанную технологию и архитектуру приемопередатчиков и интерфейсов памяти. Ключевые преимущества FPGA Stratix IV:

• большая ёмкость: до 680К логических элементов (LE), до 22,4 Мбит встроенной памяти и до 1360 встроенных умножителей 18х18;
• высокая производительность:наиболее продвинутая архитектура логики и межсоединений;
• беспрецедентная пропускная способность: до 48 высокоскоростных приемопередатчиков, работающих на скоростях до 8,5 Гбит/с и интерфейс памяти 1067 Мбит/с (533 МГц) DDR3;
• низкое энергопотребление: до 50% ниже, чем у других высокопроизводительных FPGA благодаря 40 нм процессу и технологии программируемого энергопотребления (Programmable Power Technology);
• встроенное IP-ядро PCI Express Hard IP:Gen1 (2.5 Gbps) и Gen2 (5.0 Gbps);
• непревзойденная целостность сигнала.

FPGA Stratix IV идеальны для таких приложений как wireless, wireline и broadcast, а также для любых приложений DSP, требующих высокой производительности.

Вместе с FPGA Stratix IV компания Altera объявила о выпуске новых структурированных ASIC HardCopy IV, выполненных также по 40 нм технологическому процессу. HardCopy IV ASIC позволяют снизить риски и стоимость конечного устройства, а также уменьшить время выхода на рынок.

Для таких больших FPGA как Stratix IV крайне важным становится время компиляции проекта. При использовании новой версии САПР Quartus II достигается наилучшее использование логических ресурсов ПЛИС при высокой производительности, но значительно снижается время компиляции проекта.

Семейство FPGA Stratix IV включает два варианта устройств:

• Stratix IV GX (transceiver-based): до 530К ЛЕ (LE), до 48 полнодуплексных высокоскоростных CDR приемопередатчиков 8,5 Gbps.
• Stratix IV E (enhanced devices): до 680К ЛЕ (LE), до 22,4 Мбит встроенной памяти и до 1360 встроенных умножителей 18х18.

FPGA Stratix IV поддерживают вертикальную миграцию не только внутри семейства, но и с семейством Stratix III. Благодаря этому вы можете начать проектирование устройства на Stratix III уже сегодня, а затем перейти на более ёмкие ПЛИС Stratix IV E без изменения печатной платы.

Первыми появятся микросхемы EP4SGX230 - инженерные образцы февраль 2009, производство июнь 2009. Затем выйдут EP4SGX530 - инженерные образцы апрель 2009, производство август 2009.

В таблице 1 представлены основные характеристики FPGA Stratix IV GX, а в таблице 2 - Stratix IV E.

Table 1. Stratix IV GX Transceiver-Based Devices Overview
Stratix IV GX Variants
Features	EP4SGX70	EP4SGX110	EP4SGX230	EP4SGX290	EP4SGX360	EP4SGX530
Equivalent Logic Elements (LEs)	72,600	105,600	288,000	291,200	353,600	531,200
Adaptive Logic Modules (ALMs)	29,040	42,240	91,200	116,480	141,440	212,480
Registers	58,080	84,480	182,400	232,960	282,880	424,960
M9K Memory Blocks			1,235		1,248	1,280
M144K Memory Blocks
Embedded Memory (Kbits)	6,462	8,244	14,283	13,608	18,144	20,736
MLAB (Kbits)		1,320	2,850	3,640	4,420	6,640
18 x 18 Multipliers			1,288		1,040	1,024
PCI Express Hard IP Blocks
User I/O, Full-Duplex LVDS (Receive/Transmit), Medium Performance LVDS Channels, Transceivers
Package	EP4SGX70	EP4SGX110	EP4SGX230	EP4SGX290	EP4SGX360	EP4SGX530
F780	368, 28, 128, 8	368, 28, 128, 8	368, 28, 128, 8
F780				288, 0,144, 16	288, 0, 144, 16
F1152		368, 28, 128, 16	560, 44, 192, 16	560, 44, 192, 16	560, 44, 192, 16
F1152			560, 44, 192, 24	560, 44, 192, 24	560, 44, 192, 24	560, 44, 192, 24
F1517			736, 88, 192, 36	736, 88, 192, 36	736, 88, 192, 36	736, 88, 192, 36
F1932				864, 88, 256, 36	864, 88, 256, 36	904, 98, 256, 48

Table 2. Stratix IV E Enhanced Devices Overview
Stratix IV E Variants
Features	EP4SE110	EP4SE230	EP4SE290	EP4SE360	EP4SE530	EP4SE680
Equivalent Logic Elements (LEs)	105,600	228,000	291,200	353,600	531,200	681,100
Adaptive Logic Modules (ALMs)	42,240	91,200	116,480	141,440	212,480	272,440
Registers	84,480	182,400	232,960	282,880	424,960	544,880
M9K Memory Blocks		1,235		1,248	1,280	1,529
M144K Memory Blocks
Embedded Memory (Kbits)	8,244	14,283	13,608	18,144	20,736	22,977
MLAB (Kbits)	1,320	2,850	3,640	4,420	6,640	8,514
18 x 18 Multipliers		1,288		1,040	1,024	1,360
User I/O, Full-Duplex LVDS (Receive/Transmit), Medium Performance LVDS Channels
Package	EP4SE110	EP4SE230	EP4SE290	EP4SE360	EP4SE530	EP4SE680
F780	480, 56, 128	480, 56, 128	480, 56, 128	480, 56, 128
F1152			736, 88, 192	736, 88, 192	736, 88, 192	736, 88, 192
F1517			864, 88, 256	864, 88, 256	960, 112, 256	960, 112, 256
F1760					960, 112, 256	1104, 132, 288

В таблице 3 показана вертикальная миграция Stratix III и Stratix IV E, а в таблице 4 - Stratix IV GX.

Table 3. Stratix III and Stratix IV E Package Vertical Migration
User I/O, Full-Duplex LVDS (Receive/Transmit), Medium Performance LVDS Channels
Stratix III and Stratix IV Variants	Device	F780	F1152	F1517	F1760
Stratix III L (Logic) and Stratix IV E (Enhanced)	EP3SL200			864, 88, 256
EP3SE260			960, 112, 256
EP3SL340			960, 112, 256	1,104, 132, 288
Stratix IV E (Enhanced)	EP4SE110	480, 56, 128
EP4SE230	480, 56, 128
EP4SE290	480, 56, 128	736, 88, 192	864, 88, 256
EP4SE360	480, 56, 128	736, 88, 192	864, 88, 256
EP4SE530		736, 88, 192	960, 112, 256	960, 112, 256
EP4SE680		736, 88, 192	960, 112, 256	1,104, 132, 288

Table 4. Stratix IV GX Package Vertical Migration
User I/O, Full-Duplex LVDS (Receive/Transmit), Medium Performance LVDS Channels, Transceivers
Stratix IV Variant	Device	F780	F780	F1152	F1152	F1517	F1932
Stratix IV GX	EP4SGX70	368, 28, 128, 8
EP4SG110	368, 28, 128, 8		368, 28, 128, 16
EP4SGX230	368, 28, 128, 8		560, 44, 192, 16	560, 44, 192, 24	736, 88, 192, 36
EP4SGX290		288, 0, 192, 16	560, 44, 192, 16	560, 44, 192, 24	736, 88, 192, 36	864, 88, 256, 36
EP4SGX360		288, 0, 192, 16	560, 44, 192, 16	560, 44, 192, 24	736, 88, 192, 36	864, 88, 256, 36
EP4SGX530				560, 44, 192, 24	736, 88, 192, 36	904, 98, 256, 48

Новое изделие фирмы Altera - устройство Stratix, представляет собой новый прорыв в разработке высокоэффективной программируемой логики. Семейство Stratix - первое программируемое логическое устройство семейство (PLD), специально разработанное для того, чтобы проводить разработку всего проекта на основе разработки отдельных блоков. Впервые, при помощи программного обеспечения QuartusR II, проектировщики могут оптимизировать разработки частичных блоков и формировать их в виде индивидуальных блоков, составляющих различные части проекта даже тогда, когда блоки, составляющие проект будут перемещены по кристаллу или объединены с другими, также предварительно оптимизированными, частичными блоками.

Устраняя отнимающий много времени процесс повторной оптимизации размещения при системной интеграции, устройства Stratix значительно расширяют преимущества по показателю time-to-market для высокоплотной программируемой логики.

Благодаря применению новой структуры логической ячейки, устройства Stratix позволяют производить размещение на кристалле с гораздо более высокой плотностью, по сравнению с предыдущими архитектурами, даже не производя дополнительной оптимизации проекта.

Устройства Stratix основаны на 1.5-V, 0.13-чm, SRAM процессе со слоями медной металлизации, и с количеством логических элементов (LEs) в пределах от 10,570 до 114,140. Семейство Stratix имеет до 10 Mbits встроенной RAM со структурой памяти TriMatrixT. Структура памяти TriMatrix оптимизирована для высокой скорости чтения и записи данных в память, и имеет три размера блоков памяти, предназначенных для различных применений. Устройства Stratix включают в себя до 28 блоков обработки цифровых сигналов (DSP), которые повышают эффективность устройства при реализации приложений, требующих арифметических операций. Блоки DSP могут быть включены как умножители, или как умножители с накоплением, что обеспечивает увеличение эффективности при одновременном увеличении скорости обработки данных и существенно сберегает ресурс, занимаемый на кристалле проектом пользователя. На кристалле также может находиться до 12 схем автоподстройки частоты (PLLs). Цепи синхронизации могут иметь до 40 системных синхрочастот. Устройства Stratix поддерживают множество стандартов ввода - вывода, как для передачи сигналов по однопроводным соединительным линиям, так и по дифференциальным линии. Таким образом, данные устройства находятся на новом уровне системной интеграции для system-on-a-programmable-chip проектов (SOPC). Таблица 1 описывает основные характеристики устройств Stratix. В таблице 2 показан краткий обзор семейства Stratix

Таблица 1. Описание новых свойств Stratix.

Новые свойства	Описание
Быстродействующая Архитектура	Новая структура маршрутизации, которая обеспечивает новую методологию проектирования системы, основанную на применении частичных блоков для получения максимальной производительности системы
Память TriMatrix	Встроенные блоки памяти RAM трех размеров, имеющие суммарный объем памяти до 10 Mbits, полосу пропускания для памяти до 12 terabits в секунду, при тактовой частоте передачи данных более чем 300 МГц
Блоки DSP	Предсказуемая производительность до 2.0 GMACS на блок DSP при 250 МГц
Высокоскоростные стандарты ввода - вывода и быстродействующие интерфейсы	Поддержка для быстродействующих стандартов ввода - вывода и быстродействующих интерфейсов типа 10-Gigabit Ethernet (XSBI), SFI-4, POS-PHY Level 4, HyperTransport, RapidIO, and UTOPIA Level 4 интерфейсов до скорости 840 Mbps, также как и поддержка для расширенных интерфейсов внешних устройств памяти.
Схема управления синхрочастотой	До 40 системных синхрочастот и до 12 PLLs с функциями переключения синхрочастоты, реконфигурации PLL, тактирование с уменьшенным излучением, синтез частоты, программируемая задержка и сдвиг частоты
Технология Terminator	Установка на кристалле режимов последовательного, параллельного, и дифференциального терминирования, и программирование соответствующего импеданса драйвера
Дистанционная модификация	Возможность дистанционной модификации конфигурации PLD в реальном масштабе времени
Сокращение стоимости при переходе к HardCopy	Сокращение стоимости при переходе от устройств Stratix к устройствам HardCopy.

Таблица 2. Краткий обзор семейства Stratix

Feature	EP1S10	EP1S20	EP1S25	EP1S30	EP1S40	EP1S60	EP1S80	EP1S120
LEs	10,570	18,460	25,660	32,470	41,250	57,120	79,040	114,140
M512 RAM Blocks (512 bits + parity)								1,118
M4K RAM Blocks (4 Kbits + parity)
MegaRAM Blocks (512 Kbits + parity)
Total RAM Bits	920,448	1,669,248	1,944,576	3,317,184	3,423,744	5,215,104	7,427,520	10,118,016
DSP Blocks
Embedded Multipliers (1)
PLLs
Maximum User I/O Pins						1,018	1,234	1,310
Available Packages	672-Pin Ball-Grid Array 672-Pin 780-Pin FineLine BGA	672-Pin BGA 672-Pin 780-Pin FineLine BGA	672-Pin BGA 672-Pin 780-Pin 1,020-Pin FineLine BGA	956-Pin BGA 780-Pin 1,020-Pin FineLine BGA	956-Pin BGA 1,020-Pin 1,508-Pin FineLine BGA	956-Pin BGA 1,020-Pin 1,508-Pin FineLine BGA	956-Pin BGA 1,508-Pin 1,923-Pin FineLine BGA	1,923-Pin FineLine BGA
Device availability	Now	Q4 2002	Now	Q4 2002	Q4 2002	First half of 2002	September 2002	First half of 2002

Примечание: (1) В таблице указано общее количество встроенных умножителей 9x9.

Поскольку общая производительность устройства Stratix значительно увеличилась и, кроме того, применение блоков DSP позволило значительно повысить производительность именно по DSP приложениям, то необходимо более подробно остановиться на сравнении решений, применяемых для обработки DSP приложений. Разработчики, реализуя различные DSP приложения, могут осуществить обработку сигналов на следующих аппаратных средствах: процессоры DSP, ASSPs, ASICs и PLDs

Дата добавления: 2014-01-07