ИМС двоичных компараторов

Схемы сравнения

Для сравнения операндов в цифровых системах используются специальные схемы сравнения – двоичные компараторы. Простейшая схема для определения равенства двух одноразрядных операндов А и В реализуется логической операцией «Равнозначность». На рис. 76,а представлена функциональная схема реализующая функцию.

Рис. 76

Для определения равенства многоразрядных операндов выполняется логическое умножение, т.е. конъюнкция результатов сравнения отдельных разрядов:

F_n = F₀F₁...F_n-1.

Более сложными и широко используемыми являются схемы сравнения для определения неравенства операндов А и В, в которых реализуются функции:

;.

Для одноразрядных операндов A₀ и B₀ такие функции сравнения реализуются на основе операции «Запрет»: F₀=A₀, (рис. 76,б).

Для двухразрядных операндов А=А₁А₀ и В=В₁В₀ функции неравенства определяются следующими выражениями:

Аналогично можно записать функции сравнения для n-разрядных операндов.

Операция сравнения производится последовательно начиная с младшего разряда. Реализация функции F иллюстрируется схемой сравнения двух 4-х разрядных операндов (рис. 77). Схема представляет собой двоичный компаратор с последовательной структурой. Общая задержка формирования сигнала F равна t_F = 2nt_з. Для 4-х разрядных операндов t_F = 8nt_з. Поэтому для разрядности больше, чем 4, такие схемы имеют низкое быстродействие и не используются.

Рис. 77

Для повышения быстродействия цифровых компараторов используют одновременное (параллельное) сравнение всех разрядов операндов в соответствии с вышеуказанными выражениями, в которых осуществляется подстановка функции F и H, выраженных через соотношения операндов.

В этом случае формирование сигнала сравнения F происходит с задержкой t_F=4t_З и не зависит от числа разрядов операндов. Однако в таких схемах требуются логические элементы умножения с числом входов n+1, реализация которых при n>8 затруднена. Вариант схемной реализации параллельного двоичного компаратора представлен на рис. 78.

Рис. 78

Приведенные варианты не являются единственными для построения схем сравнения двоичных чисел.

На рис. 79,а представлено УГО двоичного компаратора, реализующего по выходу полный набор функций сравнения. В качестве примера на рис. 79 приведены ИМС двоичных компараторов 555СП1 (б) и 74LS683 (в) с триггерами Шмитта на входах.

Рис. 79

В приведенных ИМС осуществляется параллельное сравнение, функции сравнения <, >, = программируются сигналами Е, Н₀, F₀.

Для реализации многоразрядных схем сравнения отдельные ИМС включаются последовательно (рис. 80).

Рис. 80

На рис. 81 приведена 12-разрядная схема сравнения на ИМС 561ИП2 при последовательном включении. Внешние сигналы H₀, F₀ и Е устанавливают режим сравнения и выбирают выходные функции сравнения.

Рис. 81

Дата добавления: 2014-01-15