Особенности проектирования цифровых схем

Реализация цифровой схемы на базовых ЛЭ ИЛИ-НЕ

Синтезируем на базовом ЛЭ ИЛИ-НЕ цифровую схему, работа которой описывается тем же логическим выражением

Таблица 1.4. Последовательность преобразования выражения к базовому ЛЭ ИЛИ-НЕ

Шаг	Действие	Примечание
		Исходное логическое выражение
		Приведем ЛЭ ИЛИ-НЕ на три входа к базовому ЛЭ ИЛИ-НЕ. Используется правило двойного отрицания.
		Заменим ЛЭ ИЛИ, базовым ЛЭ ИЛИ-НЕ. Используется правило двойного отрицания.
		Заменим ЛЭ ИЛИ базовым ЛЭ ИЛИ-НЕ. Используется правило двойного отрицания.
		Реализуем инверсию входных сигналов В и С. Используется правило повторения.

При разработке цифрового прибора используются модели представления цифровых схем: логическая модель; модель с временными задержками; модель с учетом электрических эффектов (или электрическая модель).

Логическая модель применима для всех цифровых схем, в которых быстродействие не принципиально.

Модель с временными задержками учитывает задержки срабатывания ЛЭ. Ее применение необходимо для схемотехнической разработки всех быстродействующих устройств и для проверки случая одновременного изменения нескольких входных сигналов.

Электрическая модель учитывает входные и выходные токи, входные и выходные сопротивления и емкости элементов. Эту модель надо применять при объединении нескольких входов и выходов, при передаче сигналов на большие расстояния и т.д.

На рисунке 1.10 на примере простейшего ЛЭ НЕ (инвертора) показаны три модели представления этого цифрового «прибора».

	ЛЭ НЕ
	Логическая модель
	Модель с временными задержками
	Электрическая модель
Рисунок 1.10 – Три модели представления цифрового устройства

Из рисунка видно, что в логической модели, считается, что ЛЭ срабатывает мгновенно, любое изменение уровня входного сигнала сразу же, без всякой задержки приводит к изменению уровня выходного сигнала.

В модели с временными задержками выходной сигнал изменяется с некоторой задержкой относительно входного.

В электрической модели выходной сигнал не только задерживается по сравнению с входным, но и его изменение происходит не мгновенно – процесс смены уровней сигнала (фронт сигнала) имеет некоторую конечную длительность.

В начале проектирования используется логическая модель, а затем для некоторых узлов применяется модель с временными задержками или (реже) и электрическая модель.

При этом логическая модель не требует вообще никаких цифровых расчетов, для нее достаточно только знание таблиц истинности или алгоритмов функционирования микросхем.

Модель с временными задержками предполагает расчет временных задержек элементов на пути прохождения сигналов,. В результате этого расчета может выясниться, что требуется внесение изменений в схему.

Рассмотрим простейшую схему, состоящую из одинаковых ЛЭ, изображенную на рисунке 1.10.

Рисунок 1.10 – Простейшая схема, состоящая из одинаковых ЛЭ

Схема включает в себя одинаковые ЛЭ. Это означает, что они будут иметь одинаковые задержки распространения (t¹⁰_{зд р} , t⁰¹_{зд р} ).

При расчете временной задержки последовательно включенных логических элементов используется средняя задержка распространения сигнала ЛЭ: τ_{зд р ср} = (t¹⁰_{зд р} + t⁰¹_{зд р})/2.

Пусть, простейшая схема реализована на ЛЭ К155ЛА8 (ТТЛ). Пользуясь справочной литературой определим t¹⁰_{зд р} (не более 18 нс) и t⁰¹_{зд р} (не более 60 нс).

Тогда средняя задержка распространения сигнала одного ЛЭ будет равна:

τ_{зд р ср}ЛЭ = (t¹⁰_{зд р} + t⁰¹_{зд р})/2 = (18+60) /2 = 39 нс.

Рассмотрим цепочки последовательно включенных ЛЭ в схеме.

На вход 1 ЛЭ7 поступает сигнал, который формируется последовательно включенными ЛЭ1, ЛЭ2, ЛЭ4, ЛЭ6.

На вход 2 ЛЭ7 поступает сигнал, который формируется последовательно включенными ЛЭ3, ЛЭ5.

Следовательно основную задержку в схему вносит цепочка последовательно включенных элементов ко входу 1 ЛЭ7.

τ_{зд р ср общ.} = τ_{зд р ср}ЛЭ1+ τ_{зд р ср}ЛЭ2+ τ_{зд р ср}ЛЭ4+ τ_{зд р ср}ЛЭ6+ τ_{зд р ср}ЛЭ7 = 5* τ_{зд р ср}ЛЭ = 5*39нс = 195 нс.

Для схемы изображенной на рисунке 1.11 основную задержку в схему будет вносить цепочка следующих ЛЭ: ЛЭ1 (НЕ), ЛЭ4 (ЛЭ И на 3 входа), ЛЭ5 (ЛЭ НЕ), ЛЭ6 (ЛЭ ИЛИ на 2 входа.

Рисунок 1.11 – Простейшая схема, состоящая из разных ЛЭ

τ_{зд р ср общ.} = τ_{зд р ср}ЛЭ1+ τ_{зд р ср}ЛЭ4+ τ_{зд р ср}ЛЭ5+ τ_{зд р ср}ЛЭ6 или

τ_{зд р ср общ.} = 2*τ_{зд р ср}ЛЭ1+ τ_{зд р ср}ЛЭ4 + τ_{зд р ср}ЛЭ6.

Расчеты по электрической модели могут быть различными, в том числе и довольно сложными, но в большинстве случаев они сводятся всего к суммированию входных и выходных токов ЛЭ.

Входной ток ЛЭ задается для неблагоприятного режима работы в пределах допустимых температур окружающей среды и напряжения питания как для уровня «0» (I⁰_вх), так и для уровня «1» (I¹_вх).

Выходные токи (I⁰_вых, I¹_вых) характеризуют нагрузочную способность ЛЭ.

Втекающие токи имеют положительные знаки, вытекающие – отрицательные.

Рассчитаем схему, представленную на рисунке 1.12 используя электрическую модель.

Рисунок 1.12 – Простейшая схема, состоящая из разных ЛЭ

I⁰_{вы ЛЭ2} = I⁰_{вх ЛЭ3} + I⁰_вхЛЭ4. + I⁰_вхЛЭ6

I¹_{вы ЛЭ3} = I¹_{вх ЛЭ7}

В результате этих расчетов может выясниться, что требуется применение микросхем с более мощными выходами или включение дополнительных элементов.

Дата добавления: 2014-10-17