Обобщенные структуры процессоров с непосредственными и магистральными связями

Основными функциями процессора являются:

- организация обращений в ОП за командами и операндами;

- дешифрация и выполнение команд;

- инициация работы периферийных устройств;

- обработка внешних сигналов (запросы прерываний, прямого доступа в память и др.), поступающих из устройств машины.

Обобщенная структура процессора с непосредственными связями между его блоками приведена на

Рисунок 4.1.1 - Структура процессора с непосредственными связями

рисунке 4.1.1. Такие процессоры имеют потенциально высокое быстродействие, поскольку пропускная способность множества шин велика. Однако большое число шин ограничивают возможность интеграции аппаратуры процессора в кристалл, поэтому они находят применение только в больших ЭВМ.

Структура процессора с магистральными связями между его блоками приведена на рисунке 4.1.2. Взаимодействие между блоками процессора производятся по общей магистрали, пропускная способность которой невелика, что ограничивает скорость передачи данных, и, следовательно, быстродействие процессора. Такая организация используется в большинстве современных микропроцессоров.

Рисунок 4.1.2- Структура процессора с магистральными связями

В устройство управления (УУ) входят регистр команд, счетчик команд, дешифратор команд, регистр признаков (флагов), и др.

Арифметико-логическое устройство (АЛУ) предназначается для выполнения преобразований над логическими кодами фиксированной и переменной длины (над битами, байтами, словами), а именно: арифметических операций над числами с фиксированной и плавающей запятой, обработки алфавитно-цифровых слов переменной длины, а также операций преобразования кодов из одной системы счисления в другую и др.

Блок регистров общего назначения (РОН) позволяет увеличить производительность процессора и расширить его функциональные возможности. Обычно местная память имеет небольшой объем (8-16 байт), но выполняется на быстрых регистрах (на элементной базе самого процессора). Для адресации регистров используются укороченные команды, поэтому сокращается длина программ и время их выполнения. Расширение функциональных возможностей осуществляется путем введения в состав РОН базовых и индексных регистров, указателей стека и других регистров, что позволяет увеличить возможности адресации.

Блок связи с оперативной памятью и периферийными устройствами организует обмен с внешними по отношению к процессору устройствами памяти и ввода-вывода. В состав блока входит схема управления прерываниями и прямым доступом в память. Шины адреса (ША), данных (ШД) и управления (ШУ) предназначены для связи процессора с памятью и периферией, причём шина адреса является обычно однонаправленной, шина данных – двунаправленной, а линии в шине управления имеют разную направленность. Например, сигналы управления памятью (Чтение, Запись) и периферией (Ввод, Вывод) имеют направленность от процессора, а сигналы управления процессором (Готовность, Запрос на прерывание, Запрос на прямой доступ к памяти) направлены от внешних по отношению к процессору устройств.

Часто в состав процессора вводят блок контроля и диагностики, который служит для обнаружения и отказов аппаратуры процессора.

Дата добавления: 2014-11-29