Параллельный многоразрядный сумматор

Последовательный многоразрядный сумматор.

Последовательные сумматоры выполняют операцию последовательно над разрядами слагаемых, начиная с младших разрядов. При этом последовательно поразрядно осуществляется формирование переноса и его суммирование с последующими разрядными частичными суммами.

Последовательный сумматор предусматривает использование одного сумматора ОС-3 не зависимо от количества разрядов слагаемых.

Схема состоит из двух сдвиговых регистров RG1 и RG2, предназначенных для хранения и сдвига операндов, последовательного регистра RG3 для записи и хранения суммы, одноразрядного сумматора ОС-3, устройства задержки переноса, и качестве которого лучше всего применить триггер. При выполнении разрядного суммирования сформированный перенос будет записываться в этот триггер, а использован перенос будет при выполнении суммирования в следующем старшем разряде.

Параллельные сумматоры выполняют операцию одновременно над всеми разрядами слагаемых, однако, перенос, сформированный в младших разрядах последовательно суммируется со старшими частичными суммами.

Схема состоит из четырех схем ОС-3 и двенадцати элементов 2И, используемых в качестве ключей. Ключи подачи операндов на входы сумматора управляются сигналом С2 (активный высоким уровнем), а ключи выдачи результата -- С1. Как только С2=1 на входы сумматора подаются операнды, и начинается процесс суммирования. Все разряды слагаемых одновременно поступают на входы сумматоров и одновременно во всех разрядах начинается формирование суммы и переноса.

Дата добавления: 2014-12-24