Регистр управления MCU - MCU Control Register - mcucr

Регистр выбора страницы Z RAM - The RAM Page Z Select Register - RAMPZ

Биты

$3B ($5B)

-

-

-

-

-

-

-

RAMPZ0

RAMPZ

Чтение/Запись

R

R

R

R

R

R

R

R/W

Начальное состояние

Регистр RAMPZ используется обычно для определения к какой странице RAM, емкостью 64К, возможно обращение посредством указателя Z. Поскольку микроконтроллеры ATmega603/103 не поддерживают SRAM с объемом свыше 64К, этот регистр используется только для выбора страницы в памяти программ при использовании команды ELPM. Различные установки бита RAMPZ0 оказывают следующий эффект:

RAMPZ0 = 0:	Команде ELPM доступна память программ с адресами от $0000 до $7FFF (младшие 64 Кбайт)
RAMPZ0 = 1:	Команде ELPM доступна память программ с адресами от $8000 до $FFFF (старшие 64 Кбайт).

Отметим, что на LPM не воздействует установка RAMPZ.

Микроконтроллер ATmega603 не содержит регистра RAMPZ и не имеет команды ELPM. Команда LPM способна перекрыть все пространство памяти программ микроконтроллера ATmega603.

Биты регистра управления MCU управляют выполнением основных функций MCU.

Биты

$35B ($55B)

SRE

SRW

SE

SM1

SM0

-

-

-

MCUCR

Чтение/Запись

R/W

R/W

R/W

R/W

R/W

R

R

R

Начальное состояние

• Bit 7 - SRE: External SRAM Enable - Разрешение внешней SRAM
  Установленный в 1 бит SRE разрешает обращение к внешней SRAM данных и переводит работу выводов AD0-7 (Порт A), A8-15 (Порт C), WR и RD на выполнение альтернативной функции. Затем бит SRE перенастраивает установки направлений любых выводов в соответствующих регистрах направления данных. Очистка бита SRE (установка в 0) запрещает обращение к внешней SRAM и восстанавливает нормальные установки направлений выводов и данных.
• Bit 6 - SRW: External SRAM Wait State - Режим ожидания внешней SRAM
  При установленном в 1 бите SRW к циклу обращения к внешней SRAM добавляется один цикл ожидания. При сброшенном в 0 бите SRW обращение к внешней SRAM выполняется по трехцикловой схеме. См. Рис. 22 Циклы обращения к внешней SRAM данных без состояния ожидания (Wait State) и Рис. 23 Циклы обращения к внешней SRAM данных с состоянием ожидания (Wait State active).
• Bit 5 - SE: Sleep Enable - Разрешение режима Sleep
  Установленный в 1 бит SE разрешает перевод MCU в режим sleep по команде SLEEP. Чтобы исключить перевод MCU в незапрограммированный режим sleep, рекомендуется устанавливать бит SE непосредственно перед выполнением команды SLEEP.
• Bits 4,3 - SM1/SM0: Sleep Mode Select bits 1 and 0 - Биты выбора режима Sleep
  Данные биты позволяют выбрать один из трех возможных режимов sleep, как показано в таблице 4.

Таблица 4. Выбор режима Sleep

SM1	SM0	Sleep Mode
		Режим Idle
		Зарезервировано
		Режим Power Down
		Режим Power Save

• Bits 2..0 - Res: Reserved bits - Зарезервированные биты
  Эти биты зарезервированы и при считывании всегда будут показывать состояние 0.

Дата добавления: 2015-06-30