Электрические параметры цифровых ИМС

Основные электрические параметры логических микросхем определяют возможность совместной работы ИМС разных серий в составе аппаратуры. К таким параметрам отно-сятся: быстродействие, потребляемая от источника питания мощность Р_ПОТ, помехоус-тойчивость U_ПОМ, коэффициент разветвления по выходу (нагрузочная способность) К_РАЗ; коэффициент объединения по входу К_ОБ.

Быстродействие определяется динамическими параметрами цифровых ИМС:

t ^0,1 – время перехода от логического уровня «1» к логическому уровню «0»;

t^1,0 – время перехода от логического уровня «0» к логическому уровню «1»;

t_ЗД^1,0 – время задержки включения;

t_ЗДР^0,1 – время задержки выключения;

t_ЗДР^1,0 – время задержки распространения при включении;

t_ЗДР^0,1 – время задержки распространения при выключении;

t_{ЗДР СР} = 0,5(t_ЗДР^1,0 + t_ЗДР^0,1) – среднее время задержки распространения сигнала.

На рисунке 4.9 показаны уровни отсчёта, относительно которых определяются перечисленные выше динамические параметры

Рисунок 4.9 – Уровни отсчёта, относительно которых определяются

динамические параметры цифровых микросхем

Потребляемая от источника питания мощность различна для состояний «1» и «0»:

Р⁰_ПОТ – мощность, потребляемая микросхемой в состоянии «0».

Р¹_ПОТ – мощность, потребляемая микросхемой в состоянии «1».

В динамическом режиме, то есть в режиме переключений, потребляемая от источника питания мощность увеличивается. У некоторых ИМС, например ТТЛ, она увеличивается незначительно и определяется по выражению:

Р_{ПОТ СР} = (Р⁰_ПОТ + Р¹_ПОТ).

У микросхем КМОП эта мощность значительно увеличивается в динамическом режиме и поэтому определяется на максимальной частоте переключений.

Помехоустойчивость определяется уровнями входного сигнала, которое не вызывает ложного срабатывания. Различают статическую и динамическую помехоустойчивость.

Статическая помехоустойчивость определяется низким U⁰_ПОМ и высоким U¹_ПОМ уровнями помехи по предельным передаточным характеристикам, снятым при

различных температурах (см. рисунок 4.10).

U¹_ПОМ определяется как разность минимального напряжения высокого уровня U¹ _{вх min} и напряжения в точке перегиба верхней кривой (точка В). Параметр U⁰_ПОМ определяется как разность напряжений в точке перегиба нижней кривой (точка А) и максимального напряжения низкого уровня U⁰ _вхmax.

Динамическая помехоустойчивость зависит от длительности, амплитуды и формы сигнала помехи, а также от запаса статической помехоустойчивости и скорости переключения ЛЭ.

Рисунок 4.10 – Предельные пере- Рисунок 4.11 – Схема 8-входового

даточные характеристики ЛЭ НЕ, логического ТТЛ элемента И-НЕ

полученные при различных (с коэффициентом объединения

температурах по входу К_ОБ = 8)

Коэффициент разветвления по выходу (нагрузочная способность) К_РАЗ определяется как число входов аналогичных элементов, которое может быть подключено к выходу данного ЛЭ без нарушения его работоспособности.

Коэффициент объединения по входу К_ОБ определяется как максимальное число входов ИМС. На рисунке 4.11 приведена схема ЛЭ И-НЕ с К_ОБ = 8.

Рисунок 4.1 – Интегральные микросхемы широкого применения 555-й серии: К555ТМ2 – два синхронизируемых по фронту D – триггеров в одном корпусе с раздельными инверсными входами установки R и S; К555ТВ6 - два синхронизируемых по срезу JK – триггеров в одном корпусе с раздельными инверсными входами установки R и S; К555ТР2 - четыре асинхронных RS – триггера с инверсными входами в одном корпусе, два из которых имеют по два входа НЕ-S, объединённых по ИЛИ

в

г

Рисунок 4.2 – Асинхронный RS – триггер с прямыми потенциальными входами:

а) логическая схема; б) условное графическое обозначение; в)таблица переходов

г) логическое выражение функционирования

в

г)

Рисунок 4.3 - Асинхронный RS – триггер с инверсными потенциальными входами:

а) логическая схема; б) условное графическое обозначение; в) таблица переходов

г) логическое выражение функционирования

г)

Рисунок 4.4 – Синхронный RS – триггер со статическим управлением: а) на основе

статического RS - триггера с прямыми входами; на основе статического RS - триггера

с инверсными входами; в) УГО; г) логическое выражение функционирования

д)

Рисунок 4.5 – Синхронный D – триггер со статическим управлением: а) таблица функционирования; б) на основе статического RS - триггера с прямыми входами; в) на основе статического RS - триггера с инверсными входами; г) УГО; д) логическое выражение функционирования

д)

Рисунок 4.6 – JK –триггер: а) логическая схема на двух синхронных RS – триггерах; б) упрощённая логическая схема; в) УГО; д) логическое выражение функционирования

а б а б

Рисунок 4.7 – Преобразование Рисунок 4.8 – Преобразование D-триггера в

JK –триггера: а) в D-триггер; Т – триггер (а); графики работы Т – триггера (б)

б) в Т – триггер

ЭКСПЛУАТАЦИОННЫЕ ЭЛЕКТРИЧЕСКИЕ ПАРАМЕТРЫ ИМС ТТЛ

Рисунок 4.9 – Уровни отсчёта, относитель- Рисунок 4.10 – Схема 8-входового

но которых определяются динамические логического ТТЛ элемента И-НЕ

параметры цифровых микросхем (К_ОБ = 8)

t ^0,1 – время перехода от логического уровня «1» к логическому уровню «0»;

t^1,0 – время перехода от логического уровня «0» к логическому уровню «1»;

t_ЗД^1,0 – время задержки включения;

t_ЗД^0,1 – время задержки выключения;

t_ЗДР^1,0 – время задержки распространения при включении;

t_ЗДР^0,1 – время задержки распространения при выключении;

t_{ЗДР СР} = 0,5(t_ЗДР^1,0 + t_ЗДР^0,1) – среднее время задержки распространения сигнала.

Р⁰_ПОТ – мощность, потребляемая микросхемой в состоянии «0»;

Р¹_ПОТ – мощность, потребляемая микросхемой в состоянии «1»;

Р_{ПОТ СР} = (Р⁰_ПОТ + Р¹_ПОТ) – мощность, потребляемая ИМС ТТЛ в динамическом режиме.

К_РАЗ – коэффициент разветвления по выходу (нагрузочная способность) – число входов аналогичных элементов, которое может быть подключено к выходу данного ЛЭ без нарушения его работоспособности.

К_ОБ – коэффициент объединения по входу – максимальное число входов ИМС

Рисунок 4.11 – Условные графические обозначения ИМС триггеров

ПРАКТИЧЕСКАЯ РАБОТА № 7

Цель: Получить и отработать навыки пользования справочными материалами,

синтеза принципиальных схем цифровых устройств на ИМС и их анализа

Задание. Разработать принципиальные схемы RS-триггеров с прямыми и

инверсными входами и проанализировать их работу.

Указания и рекомендации по выполнению работы.

1. Используя справочные материалы, выбрать ИМС логических элементов

И-НЕ, ИЛИ-НЕ, занести в отчёт УГО выбранных ИМС с номерами их выводов.

2. Занести в отчёт параметры выбранных микросхем и объяснить их смысл.

3. Составить принципиальные схемы триггеров, соединив логические выводы

ИМС в соответствии с логической схемой.

4. Показать подключение ИМС к источнику питания.

4. Проанализировать работу триггеров и составить таблицы функционирования.

Содержание отчёта: Тема, цель, УГО выбранных ИМС и их параметры, разра-

ботанные принципиальные схемы триггеров с прямыми и инверсными входами, составленные на основе ИМС И-НЕ и ИЛИ-НЕ с указанием поданного питания.

Литература.

1. Конспект лекций по микросхемотехнике.

2. Мизерная З.А.Цифровая схемотехника: Метод. пособие –М.: Маршрут, 2003.

3 Мизерная З.А. Цифровые устройства. Микропроцессоры и их программи-

рование: Учебное пособие. Альбом схем. – М.: Маршрут, 2002.

6 Калабеков Б.А. Цифровые устройства и микропроцессорные устройства –М.:

Горячая линия - Телеком2002

7 Цифровые и аналоговые интегральные микросхемы: Справочник.

Под ред. С.В. Якубовского. – М.: Радио и связь, 1989.

ПР 7 Разработка и анализ принципиальных схем RS-триггеров

ПРАКТИЧЕСКАЯ РАБОТА № 8

Цель: Получить и отработать навыки использования справочных материалов,

синтеза принципиальных схем цифровых устройств на ИМС и их анализа

Задание. Разработать принципиальные схемы синхронных RS-триггеров на

основе асинхронных RS-триггеров с прямыми и инверсными входами и про-анализировать их работу.

Указания и рекомендации по выполнению работы.

1. Используя конспект, начертить логические схемы синхронных RS-триггеров.

2. Используя приводимые ниже УГО, выбрать ИМС логических элементов

И-НЕ, ИЛИ-НЕ и занести в отчёт их УГО с номерами логических выводов.

3. Составить принципиальные схемы синхронных RS-триггеров, соединив

логические выводы ИМС в соответствии с логической схемой.

Допускается использование результатов, полученных на предыдущей

практической работе.

4. Показать подключение ИМС к источнику питания, учитывая что для ИМС в

корпусе с 14 (16) выводами вывод 7 (8) – ОV (общий); 14 (16) – U_ИП (+5В);

5. Проанализировать работу триггеров и составить таблицы функционирования.

Содержание отчёта: Тема, цель, две логические схемы синхронных RS-триггеров;

УГО выбранных ИМС; две принципиальные схемы синхронных RS-триггеров, раз-

работанные на основе асинхронных RS-триггеров с прямыми и инверсными входами

и составленные из ИМС логических элементов И-НЕ и ИЛИ-НЕ с указанием подан-

ного питания; таблицы функционирования синхронных RS-триггеров.

Литература.

1. Конспект лекций по микросхемотехнике.

2. Мизерная З.А. Цифровые устройства. Микропроцессоры и их программи-

рование: Учебное пособие. Альбом схем. – М.: Маршрут, 2002.

3. Цифровые и аналоговые интегральные микросхемы: Справочник.

Под ред. С.В. Якубовского. – М.: Радио и связь, 1989.

ПР 8 Разработка и анализ принципиальных схем синхронных RS-триггеров

ПРАКТИЧЕСКАЯ РАБОТА № 9

Цель: Получить и отработать навыки использования справочных материалов,

синтеза принципиальных схем цифровых устройств на ИМС и их анализа.

Задание. Разработать принципиальные схемы синхронных Т- и D-триггеров

на основе асинхронных RS-триггеров и проанализировать их работу.

Указания и рекомендации по выполнению работы.

1. Используя конспект, начертить логические схемы синхронных Т- и D-триггеров.

2. Используя приводимые ниже УГО, выбрать ИМС логических элементов

И-НЕ, ИЛИ-НЕ и занести в отчёт их УГО с номерами логических выводов.

3. Составить принципиальные схемы синхронных Т- и D-триггеров, соединив

логические выводы ИМС в соответствии с логическими схемами.

Допускается использование результатов, полученных на предыдущих

практических работах.

4. Показать подключение ИМС к источнику питания, учитывая что для ИМС в

корпусе с 14 (16) выводами вывод 7 (8) – ОV (общий); 14 (16) – U_ИП (+5В);

5. Проанализировать работу триггеров и составить таблицы функционирования.

Содержание отчёта: Тема, цель, две логические схемы синхронных D-триггеров и логическая схема Т-триггера; две принципиальные схемы синхронных D-триггеров и принципиальная схема Т-триггера, разработанные на основе синхронных RS-триггеров с указанием поданного питания; таблицы функционирования Т- и D-триггеров.

Литература.

1. Конспект лекций по микросхемотехнике.

2. Мизерная З.А. Цифровые устройства. Микропроцессоры и их программи-

рование: Учебное пособие. Альбом схем. – М.: Маршрут, 2002.

3. Цифровые и аналоговые интегральные микросхемы: Справочник.

Под ред. С.В. Якубовского. – М.: Радио и связь, 1989.

ПР 9 Разработка и анализ принципиальных схем синхронных Т- и D-триггеров

Дата добавления: 2015-06-27