Функционирование микропроцессора

Функционирование МП ВМ86 иллюстрируется временными диаграммами, приведенными на рис. 3. Цикл начинается с формирования в такте TI сигнала М/IO определяющего тип устройства (ЗУ или ВУ), к которому производится обращение для пересылки данных. Длительность сигнала М/IO равна длительности цикла шины, и он используется для селекции адреса устройства. В такте Т1 и в начале такта Т2 микропроцессор выставляет адрес ЗУ на линии А19 — А16 и AD15 — AD0 либо адрес ВУ на шины AD15 — AD0, а также вырабатывает сигнал ВНЕ, который вместе А0 определяет передачу слова или одного из байтов. Одновременно с этим МП выдает строб адреса ALE, по спаду которого адрес фиксируется во внешних регистрах-защелках. На выходах этих регистров адрес сохраняется в течение всего цикла шины (до записи нового значения).

В такте Т2 происходит переключение шин: на линии A19/S6 — A16/S3 поступают сигналы состояния S6 — S3, которые сохраняются до конца такта Т4. В дальнейшем значения этих сигналов зависят от вида выполняемого действия чтение или запись.

В цикле чтения в такте Т2 линии AD15 — ADO переводятся в третье состояние до появления данных от адресованного устройства. В тактах Т2 - Т4 вырабатывается сигнал чтения RD = 0, который указывает этому устройству на необходимость выдачи данных. Для управления буферами данных, которые обычно подключаются к линиям AD15 — ADO, в тактах Т2 — Т4 формируется сигнал DE, разрешающий передачу данных. Направление передачи данных при чтении определяет сигнал DT/R=0, действующий в течение всего цикла.

После выполнения чтения и установления сигнала RD = 1 микропроцессор заканчивает такт Т 4 следующим образом: линии AD15 — ADO находятся в высокоомном состоянии, сигналы М/IO, DE, DT/R S7 — S3 неактивны, буферы данных отключены от канала.

В цикле записи в такте Т2 адрес на линиях AD15 — ADO заменяется данными, предназначенными для записи в адресуемое устройство. Данные остаются действительными до середины такта Т4 и сопровождаются сигналом WR = 0, который используется в качестве строба для записи данных в устройство. Сигнал DE = 0 появляется уже в такте Т1 и используется для подготовки буферов к передаче данных. Сигнал DT/R=1, переключающий буферы на передачу данных в направлении к МП, удерживается на протяжении всего цикла записи.

После установления WR = 1 такт Т4 заканчивается так же, как и при выполнении цикла чтения.

Таким образом, циклы чтения и записи различаются не только активными значениями сигналов RD или WR и состоянием сигнала DT/R, но и тем, что в цикле записи сигналы DE и WR становятся активными раньше и имеют большую длительность, чем в цикле чтения. Соответственно данные при записи присутствуют на шине в течение большего промежутка времени, чем при чтении. Временные диаграммы приведены на рис.3

Основные характеристики микропроцессора: архитектура Фон-Неймана; совмещенная шина адреса - данных; объём адресуемой памяти – 1 Мб; разрядность шины данных – 8 бит; адресное пространство системы ввода-вывода 64кБ, набор из 158 базовых команд; напряжение питания + 5В.

Обоснование выбора аппаратных средств и схемотехнических решений

К основным аппаратным средствам относятся: генератор тактовых импульсов, ПЗУ, ОЗУ, шина адреса, шина данных, шина управления, и некоторые устройства необходимые для организации ввода и вывода.

Необходимые устройства будем выбирать из микропроцессорного комплекта. Адресная шина МП состоит из 20 линий. В качестве буферов адреса выберем устройства КР580ИР82.

МП имеет 8 разрядную двунаправленную шину данных, буферное устройство КР580ВА87. Буферный элемент усиливает сигналы ШД в двух направлениях - это необходимо для соответствия нагрузочной способности входов МП. Буферный усилитель управляется стробом данных (DEN) МП, который подается на вход OE микросхемы КР580ВА87 в каждом машинном цикле и сигналом определяющим направление передачи данных (DT\R) он подается на вход T.

Схема генерации синхронизирующих импульсов для МП приведена на рис.

Сигналы синхронизации формируются из колебаний основной частоты кварцевого резонатора ZQ1, подключенного к входам Х1, Х2, микросхемы, через конденсатор C1 емкостью 15 пФ. Частота работы процессора 1мгц частота кварцевого резонатора = 3F*fраб МП (при использовании к1810ГФ4).

Сигнал готовности формируется при наличии на входе хотя бы одного из RDY1 или 2. К входу RES подключена времязадающая RC цепочка, которая формирует длительность сигнала сброса R = 200 кОм, C=1 мкФ (минимальная продолжительность сигнала сброс 50мкс).

Выбор БИС памяти и периферийных модулей

В качестве ПЗУ, выберем микросхему КР568РЕ3, объемом 16 Килобайт, этого достаточно для хранения программы. ОЗУ выполним на микросхеме К537РУ14, объемом 4 Килобайта.

Адресный селектор организуем на микросхеме дешифратора 4‰16 К1564ИД3. Выходы с 10 по 15 могут использоваться для селектируемых ОЗУ или для их наращивания.

Дата добавления: 2015-08-31