Семирозрядний мультиплексор MUX2 та суматор SM

Регістр інструкцій IR

Програмно-доступні регістри PC,PC1, Z, C, ACC

Восьмирозрядний мультиплексор MUX1

Інформаційний тракт мікропроцесора Gnome

Інформаційний тракт складається з таких компонентів:

Цей мультиплексор формує фізичну адресу, виходячи з типу адресації, що необхідний для виконання біжучої команди. На нього надходить шина pc_r[6:0], що є виходом лічильника команд, шина R0[3:0], яка є виходом з регістра файлу, а фактично з регістру R0 та шина IR[3:0] – молодша тетрада регістра інструкцій. Керує мультиплексором сигнал sel_addr, що формується керуючим автоматом. Якщо sel_addr=’0’, то на виході мультиплексора формується адреса, старший біт якої ‘0’, а молодші сім – значення семирозрядного лічильника команд (застосовується для вибірки наступної команди з зовнішньої пам`яті). В протилежному випадку (sel_addr=’1’) на шину адреси надходить «злиття» бітів R0[3:0] та IR[3:0]. На виході мультиплексора формується сигнал вибору мікросхеми csb, що фактично є старшим бітом адреси address[7:0].

Семирозрядний регістр PC призначено для зберігання вмісту лічильника команд. Регістр PC1 дублює значення регістру PC, при необхідності терміново виконати обробку переривання і відповідного переходу до нової адреси. Потім із нього відновлюється природній порядок виконання команд. Регістри Z та C є однорозрядними регістрами- тригерами, які зберігають поточне значення регістра ознаки нульового значення та регістра ознаки переносу. ACC – чотирирозрядний регістр, який виконує роль акумулятора. До кожного з них надходять глобальні сигнали синхронізації та скиду.

Призначено для зберігання коду прочитаної інструкції. Керуючий сигнал ld_ir дозволяє завантажувати в регістр IR 8-розрядне слово інструкції з пам‘яті команд. Якщо сигнал ld_ir=’0’, то регістр зберігає своє попереднє значення, інакше з пам`яті команд до нього завантажується 8-розрядне слово команди. Вихід з цього регістра поступає до керуючого автомата, регістрового файлу, АЛП та на мультиплексор формування фізичної адреси.

Призначено для формування логічної адреси наступної інструкції на основі керуючих сигналів jump_pc[1:0] та inc_pc. Якщо inc_pc=’1’, на виході суматора є збільшений на одиницю вміст лічильника інструкцій PC, а якщо inc_pc=’0’,— поточне. Сигнал jump_pc керує формуванням наступної адреси pc_nxt з молодших розрядів регістра інструкцій IR[3:0], R0[2:0], PC1[6:0], R14_R15[6:0] та виходом з суматора. У таблиці 4.1.1 показано режими роботи мультиплексора.

Табл.4.1.1 Режими роботи мультиплексора MUX2

jump_pc	Обране значення
“00”	pc_nxt<=pc_r+inc_pc
“01”	pc_nxt<=pc1_r
“10”	pc_nxt<=R14_15[6:0]
“11”	pc_nxt<=R0[2:0]&IR[3:0]

Дата добавления: 2015-08-31