Студопедия

КАТЕГОРИИ:


Архитектура-(3434)Астрономия-(809)Биология-(7483)Биотехнологии-(1457)Военное дело-(14632)Высокие технологии-(1363)География-(913)Геология-(1438)Государство-(451)Демография-(1065)Дом-(47672)Журналистика и СМИ-(912)Изобретательство-(14524)Иностранные языки-(4268)Информатика-(17799)Искусство-(1338)История-(13644)Компьютеры-(11121)Косметика-(55)Кулинария-(373)Культура-(8427)Лингвистика-(374)Литература-(1642)Маркетинг-(23702)Математика-(16968)Машиностроение-(1700)Медицина-(12668)Менеджмент-(24684)Механика-(15423)Науковедение-(506)Образование-(11852)Охрана труда-(3308)Педагогика-(5571)Полиграфия-(1312)Политика-(7869)Право-(5454)Приборостроение-(1369)Программирование-(2801)Производство-(97182)Промышленность-(8706)Психология-(18388)Религия-(3217)Связь-(10668)Сельское хозяйство-(299)Социология-(6455)Спорт-(42831)Строительство-(4793)Торговля-(5050)Транспорт-(2929)Туризм-(1568)Физика-(3942)Философия-(17015)Финансы-(26596)Химия-(22929)Экология-(12095)Экономика-(9961)Электроника-(8441)Электротехника-(4623)Энергетика-(12629)Юриспруденция-(1492)Ядерная техника-(1748)

СУММАТОРЫ И АРИФМЕТИКО-ЛОГИЧЕСКИЕ УСТРОЙСТВА


Узел ЭВМ выполняющий арифметическое суммирование кодов чисел, называется сумматором. Операция суммирования осуществляется в сумматорах поразрядно с использованием одноразрядных суммирующих схем. При этом в каждом разряде требуется выполнить сложение трех двоичных цифр данного разряда первого слагаемого Хi цифры этого же разряда второго слагаемого Yi и цифры переноса Pi из соседнего младшего разряда.
И тогда такое суммирование разбивают на две аналогичные операции: суммирование двух цифр слагаемых и суммирование полученного результата с переносом из соседнего младшего разряда. Каждая из этих операций выполняется схемой, называемой полусумматором.

В таблице приведена логика работы сумматора на два входа X i и Yi. На его выходах образуется сумма Si данного разряда и осуществляется перенос Рi+1 в следующий старший разряд.

Х I Y i S i P i+1

По таблице можно составить логическое выражение для суммы Si и переноса Р i+1:

 

 

На рисунке приведены функциональная схема полусумматора, составленная в соответствии с полученными логическими выражениями, и условное обозначение его. Логика работы одноразрядного сумматора на три входа (полного сумматора) приведена в таблице, где Xi, Yi - суммируемые двоичные цифры в i-м разряде, Pi - перенос из младшего разряда, Si - образующаяся сумма данного разряда и осуществляет перенос Pi+1 в следующий старший разряд.

Таблица

Xi Yi Pi SI Pi+1

 

Комбинационный сумматор можно реализовать с использованием двух полусумматоров и логического элемента ИЛИ, как показано на рисунке.

 

На схемах сумматор изображается так:

 

На рисунке показано, как из N сумматоров можно составить устройство для сложения двух N-разрядных двоичных кодов, это схема многоразрядного сумматора.

 

Комбинационная схема способная реализовывать различные арифметические (сложение, вычитание, умножение, деление, возведение в степень и т.п.) и логические (инвертирование, логическое И/ИЛИ/Исключающее ИЛИ, сдвиг и т.п.) операции называется арифметико-логическим устройством (АЛУ).

Ниже показано обозначение АЛУ и пример выполняемых операции в зависимости от кода на управляющих входах S.

 

Управляющие входы S Операция
Арифметические операции
А+B
А-B
А*B
А/B
Логические операции
NOT A
A OR B
A AND B

 



ТРИГГЕРЫ, РЕГИСТРЫ, СЧЕТЧИКИ

Триггер - это элементарный цифровой автомат, имеющий два устойчивых состояния равновесия (0 и 1), предназначенный для записи и хранения информации.
Под действием входных сигналов триггер может переключаться из одного устойчивого состояния в другое. Как, правило, триггер имеет 2 выхода: прямой и инверсный (Q и ).
Число входов зависит от выполняемых функций. По способу записи информации триггеры делятся на асинхронные и синхронные.
В асинхронных триггерах информация может изменяться в любой момент времени при изменении входных сигналов.
В синхронизирующих триггерах информация может меняться только в определенные моменты времени, задаваемые дополнительным синхронизирующим сигналом C.
По функциональному построению различают схемы:
RS-, T-, D-, JK-триггеры.

 


Асинхронный RS-триггер построен на 2-х логических элементах: ИЛИ – НЕ.

 

Пусть на вход элемента № 1 подан сигнал “1”, а на вход элемента № 3 - “0”. На выходе элемента № 1 независимо от того, какой второй сигнал поступит на вход, будет “1”, т.к. это элемент “ИЛИ”. Пройдя через элемент № 2 сигнал примет значение “0” (Q=0). Следовательно, и на втором входе элемента № 3 установится сигнал “0”. На выходе элемента № 3 - “0”. Пройдя через элемент № 4 сигнал изменится на “1”. Следовательно, = 1.
Убедимся, что данное устройство сохраняет информацию. Запомним, что S=0, R=1, Q=0, =1.
В момент прекращения входных сигналов (S=0, R=0) на выходе =1. Это напряжение подается на вход элемента № 1. На выходе элемента № 1 сохраняется “1”, и на Q - сигнал “0”. На входах элемента №3 - “0”, следовательно =1.

 

Таким образом, при отсутствии на внешних входах сигналов “1” триггер поддерживает постоянное напряжение на своих выходах. Чтобы изменить напряжение на выходах триггера, надо подать сигнал “1” на вход элемента № 3. Тогда Q=1, =0.

Вход Выход Режим
S R Q   Работы
Хранение
Запись 1
Запись 0
Х Х Запрещение ( )

 

 

Объеденив входы RS-триггера в один и добавив вход разрешения записи, получим D-триггер.

 

D – вход данных, С – тактовый вход (вход разрешения записи).

D-триггер запоминает данные, на входе D по приходу фронта импульса на тактовом входе C.

 

 

Функциональный узел ЭВМ, состоящий из триггеров, предназначенный для запоминания многоразрядных кодов и выполнения над ними некоторых логических преобразователей называется регистром.

 

 

Еще один полезный тип триггеров – Т-триггер.

Т-триггер имеет единственный вход, по приходу на который фронта импульса состояние Т-триггера меняется на противоположное.

Т-триггер можно получить из D-триггера введя обратную связь.

 

 

По сути, Т-триггер делит частоту на 2 и подсчитывает количество входных импульсов в двоичной системе счисления. Поэту его часто называют – счетный триггер.

Для реализации многоразрядного двоичного счетчика нужно соединить несколько Т-триггеров последовательно.

 

 

 

ЗАПОМИНАЮЩИЕ УСТРОЙСТВА

 

Запоминающие устройства (ЗУ) предназначены для хранения значительного объема информации.

Входами ЗУ являются: A0-Ax – адрес, MREQ - сигнал, инициализации устройств памяти, RD - сигнал чтения, WR - сигнал записи.

На рисунке показана структура ЗУ на 32 байта.

 

 

Классический пример ячейки ЗУ - это простейший регистр, построенный на D-триггерах. В такой регистр можно записывать информацию и она там будет храниться.

Память принято классифицировать следующим образом:

ОЗУ – оперативные запоминающие устройства, позволяют относительно быстро записывать/перезаписывать/считывать данные.

Достаточно быстрое ЗУ можно получить, используя триггеры, но такая память достаточно сложна и не может быть большого объема – статическая оперативная память с произвольным доступом (SRAM, static random access memory).

Сейчас в микропроцессорной технике преобладают так называемые динамические ОЗУ (DRAM (Dynamic random access memory, Динамическая память с произвольным доступом)). Для хранения информации в них используются миниатюрные конденсаторы, выполненные интегральным способом на кристалле кремния. Каждый конденсатор хранит один бит информации. Входной сигнал при помощи дешифратора подается на этот конденсатор и, если это логическая единица, то конденсатор заряжается. Если логический ноль, то разряжается. Затем внутренний ключ отключает конденсатор от всех цепей и заряженные конденсаторы, какое-то время хранят свой заряд. Но эти конденсаторы очень маленькие. И емкость их тоже мала. Поэтому свой заряд они держат всего лишь несколько миллисекунд. Для того, что бы информация ни потерялась, используют схему регенерации памяти. Все ячейки памяти организуются, как набор строк. Специальная схема периодически считывает информацию из памяти строка за строкой. После считывания очередной строки, считанная информация опять записывается в те же ячейки памяти. Конденсаторы при этом подзаряжаются снова.

ПЗУ – постоянное запоминающее устройство, информация в них записывается один раз либо при их производстве, либо непосредственно перед применением, при помощи специальных программаторов. Принцип хранения информации основан на пережигании внутренних перемычек в специальных микросхемах.

Энергозависимые ЗУ – хранят данные только при наличии напряжения питания. Если питание выключить то данные уничтожаются. Чтобы сохранить информацию достаточно долго необходимо никогда не отключать питание, это достигается добавлением в схему специальной батарейки-аккумулятора. Так хранится информация на материнской плате настроек SETUP.

Энергонезависимые ЗУ – хранят данные даже при отключении питания. Однако по сей день не придумано достаточно быстродействующее устройство памяти, не теряющее информации с выключением питания. Примеры таких ЗУ: Flesh-память, накопители на магнитных дисках (винчестер).

Принцип работы полупроводниковой технологии флеш-памяти основан на изменении и регистрации электрического заряда в изолированной области (кармане) полупроводниковой структуры. Изменение заряда сопряжено с накоплением необратимых изменений в структуре и потому количество записей для ячейки флеш-памяти ограничено (обычно до 10 тыс. раз).

МИКРОПРОЦЕССОРНАЯ СИСТЕМА

 

Микропроцессорная система (МС) представляет собой функционально и конструктивно законченное изделие, состоящее из одной или нескольких микросхем, и предназначенное для обработки информации в соответствии с заданным алгоритмом, реализованным в виде хранящейся в памяти МС программы.

Типичная структура микропроцессорной системы включает в себя три основных типа устройств:

1) центральный процессор (ЦП);

2) память, включающую оперативную память (ОЗУ, RAM — Random Access Memory) и постоянную память (ПЗУ, ROM — Read Only Memory), которая служит для хранения данных и программ;

3) устройства ввода/вывода (УВВ, I/O — Input/Output Devices), служащие для связи микропроцессорной системы с внешними устройствами, для приема (ввода, чтения, Read) входных сигналов и выдачи (вывода, записи, Write) выходных сигналов.

<== предыдущая лекция | следующая лекция ==>
Реализация элемента И с тремя входами на базе интегральной схемы (ИС) 7408 | Структура простейшего процессора

Дата добавления: 2014-01-04; Просмотров: 882; Нарушение авторских прав?


Нам важно ваше мнение! Был ли полезен опубликованный материал? Да | Нет



ПОИСК ПО САЙТУ:


Рекомендуемые страницы:

Читайте также:
studopedia.su - Студопедия (2013 - 2020) год. Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав! Последнее добавление
Генерация страницы за: 0.006 сек.