Программируемые логические матрицы (ПЛМ)

ПЛМ представляет собой функциональный блок, созданный на базе полупроводниковой технологии и предназначенный для реализации логических схем цифровых устройств. В зависимости от внутренней организации программируемые логические матрицы можно разделить на ПЛМ комбинационной логики и ПЛМ с памятью.

Среди ПЛМ первого типа наибольшее распространение получили двухуровневые (Рис. 2.27.), которые состоят из двух матриц М₁ и М₂. Они образуют соответственно первый и второй уровни схемы. Условное обозначение структура представлена на рис. 2.27. б.

Матрица М₁, реализует q элементарных конъюнкций р₁, р₂, р₃ …,р_q переменных х₁, х₂ …, х_s. Матрица М₂ позволяет реализовать t элементарных дизъюнкций у₁, у₂, у₃, … у_t переменных р₁, р₂, … р_q, поступающих на её входы с выходов матрицы М₂. Выводы матрицы М₁, соединённые со входами матрицы М₂, образуют промежуточные шины ПЛМ. ПЛМ с s входами, t выходами и q промежуточными шинами называются ПЛМ(s,t,q). К выходам матрицы М₂ может подключаться слой программируемых инверторов, которой условимся не выделять в отдельный третий уровень. Аналогичные инверторы иногда включаются между матрицами М₁ и М₂.

Разновидности ПЛМ(s, t, q) направлены на эффективное использование их информационной ёмкости: расширение числа реализуемых функций при заданной площади или сокращение площади при ограничениях на количество реализуемых функций. К ним относятся матрицы ПЛМ (z, q). В ПЛМ (z, q) фиксируется лишь два параметра: число промежуточных шин q и суммарное число входов и выходов z=s+t. Конкретные значения s и t могут выбираться произвольно при настройке ПЛМ(z, q). Например, ПЛМ(6,10) путём соответствующей настройки может быть использована как ПЛМ(3, 3, 10), ПЛМ (5, 1, 10) и т. д.

Трёхуровневые ПЛМ комбинационного типа (рис. 2.28.) в отличие от двухуровневых содержит дополнительный s-входовой блок D.

Число выходов блока D равно числу h горизонтальных шин в матрице М₁. Блок D может иметь самую различную внутреннюю структуру, но наиболее часто он состоит из s/2 двухвходовых полных дешифраторов. Они реализуют все конституенты единицы от двух переменных.

Такие ПЛМ называются ПЛМD(s, t, q). Для ПЛМD(s, t, q) блок D имеет s входов и 2*s выходов: h=2*s. Дополнительные усложнения за счёт введения блока D на практике настолько незначительно, что его можно не учитывать, но при той же площади, что ПЛМ(s, t, q), позволяет реализовать более сложные системы булевых функций. Последующие работы, направленные на повышение эффективности использования площади матриц ПЛМ привели к созданию структуры разрезных ПЛМ – ПЛМР (рис. 2.29.). Она имеет следующие особенности:

1. Матрица М₁ разделена на две части: . Матрица расположена над матрицей М₂, а - под ней. Это позволяет при необходимости разрезать промежуточные шины в М₂ и реализовать на верхней и нижней частях одной и той же промежуточной шины различные элементарные конъюнкции входных переменных.

2. Входы матриц расположены с двух сторон (справа и слева). Любая горизонтальная шина разрезается в одном месте, и на одну её часть подаётся переменная (или отрицание переменной) с левого входа матрицы, а на другую – с правого.

3. Выходы матрицы М₂ расположены с двух сторон (слева и справа). Любая горизонтальная шина М₂ разрезается в одном месте, и на одной её части формируется значения функции для левого выхода матрицы, а на другой – для правого.

4. На кристалле БИС ПЛМ предусмотрена специальная система шин, позволяющая соединять выходы одной матрицы со входами другой. Выполнение разрезов шин и организация необходимых связей между входами и выходами различных матриц осуществляется на этапе настройки ПЛМ на заводе – изготовителе.

Возможности сокращения площади матриц М₁ и М₂ при тех же функциональных возможностях при использовании ПЛМР показана на примере, рассмотренном ранее, состоящем в реализации системы.

Информационная площадь приведённой ПЛМР:

S(ПЛМР)=S()+S()+S(M₂)=2*4+2*4+2*4=24 меньше, чем у ПЛМ(4,3,5):

S(ПЛМ)=2*4*5+5*3=55

Дата добавления: 2014-01-05