Организация оперативной памяти. Емкость оперативной памяти современных компьютеров слишком велика, чтобы ее можно было реализовать на единственной микросхеме

Емкость оперативной памяти современных компьютеров слишком велика, чтобы ее можно было реализовать на единственной микросхеме. Разрядность микросхем обычно тоже ниже, чем требуется в оперативной памяти. По этим причинам оперативную память строят из нескольких микросхем.

Увеличение разрядности достигается путем параллельного соединения необходимого количества микросхем памяти. Параллельно соединяются адресные входы и входы управления. Информационные выводы при этом образуют шину данных требуемой разрядности (рис. 2.20).

Ŵ/R

CS

Рис. 2.20

Для получения требуемой емкости ОЗУ в словах используют несколько банков памяти. На рис. 2.21 приведена структурная схема оперативной памяти, состоящей из m банков.

При обращении к ОЗУ адрес A, поступающий по шине AB, разделяется на 2 части. Из s адресных линий подключены дешифратор ДШБ адреса банка. Остальные s-b линий параллельно соединены с соответствующими адресными входами всех m банков. Выходы ДШБ стробируются сигналом CS, формируемым в цикле обращения к памяти. Благодаря этому активный уровень будет сформирован на входе CS только одного банка.

Рис. 2.21

Используются различные схемы распределения разрядов шины AB для адресов банков и ячеек внутри банков. В блочной схеме для адресации банков выделяется b старших разрядов адреса. В этом случае адреса последовательно нарастают, начиная с банка с младшим номером и заканчивая старшим. В циклической схеме адрес Abбанка наоборот определяется младшими разрядами A, т.е. Ab = A mod m. При этом соседние адреса памяти распределяются по разным банкам.

Дата добавления: 2014-01-06