Средства поддержки разработок

Применение сложных микросхем программируемой логики невозможно без развитых средств поддержки разработок. Altera предлагает пользователям программные средства, перекрывающие весь цикл разработкиот ввода проекта до программирования конфигурационного ПЗУ.

Как уже говорилось, одной из главных особенностей FPGA Stratix III является низкое энергопотребление. САПР Quartus II содержит утилиту PowerPlay Power Analyzer, которая предназначена для определения энергопотребления проекта на этапе разработки. В новой версии Quartus II в PowerPlay реализован ряд усовершенствований, позволяющих минимизировать энергопотребление разрабатываемого проекта за счет оптимизации синтеза, размещения и разводки по параметрам потребляемой мощности. Кроме того, PowerPlay осуществляет точную оценку энергопотребления на всех этапах проектирования, в том числе и на самых ранних, и содержит рекомендации по снижению энергопотребления в зависимости от тех или иных особенностей проекта. Совместное использование технологии программируемого энергопотребления (Programmable Power Technology) Stratix III и программных средств разработки и оптимизации, таких как PowerPlay Power Analyzer, позволяет значительно — в среднем до 25% — снижать динамическое энергопотребление FPGA в разрабатываемом устройстве.

Другие средства, входящие в состав САПР Quartus II, позволяют значительно сократить время разработки проектов, выполняемых на основе сложных FPGA. Это, например, утилита PinPlanner, с помощью которой можно существенно упростить процесс назначения сигналов на выводы FPGA и задания стандартов ввода-вывода для них; это новый временной анализатор TimeQuest, поддерживающий формат SDC (Synopsys Design Constraints), позволяющий ускорить временной анализ сложных проектов и сделать его более точным.

Большое внимание фирма Altera уделяет средствам системного уровня проектирования, среди которых можно выделить следующие:

• библиотека различных IP-ядер (телекоммуникационных, интерфейсных, DSP и других);
• пакет DSP Builder, предназначенный для создания систем цифровой обработки сигналов;
• пакет SOPC Builder (входит в состав САПР Quartus II), предназначенный для создания встраиваемых микроконтроллерных систем на основе микросхем программируемой логики, с использованием синтезируемого процессорного ядра NiosII;
• аппаратный акселератор C2H Compiler для синтезируемого процессорного ядра NiosII, который позволяет существенно увеличить производительность встраиваемой системы за счет аппаратной реализации алгоритмов.

Таким образом, новое семейство FPGA Stratix III фирмы Altera, благодаря своим революционным особенностям и мощной программной поддержке, обещает стать лидером на рынке высокопроизводительных микросхем программируемой логики.

в течение нескольких часов.

Лекция 9 (Электронный вариант) ОПИСАНИЕ АРХИТЕКТУР ПЛИС СО СТРУКТУРОЙ СPLD

Дата добавления: 2014-01-07