КАТЕГОРИИ: Архитектура-(3434)Астрономия-(809)Биология-(7483)Биотехнологии-(1457)Военное дело-(14632)Высокие технологии-(1363)География-(913)Геология-(1438)Государство-(451)Демография-(1065)Дом-(47672)Журналистика и СМИ-(912)Изобретательство-(14524)Иностранные языки-(4268)Информатика-(17799)Искусство-(1338)История-(13644)Компьютеры-(11121)Косметика-(55)Кулинария-(373)Культура-(8427)Лингвистика-(374)Литература-(1642)Маркетинг-(23702)Математика-(16968)Машиностроение-(1700)Медицина-(12668)Менеджмент-(24684)Механика-(15423)Науковедение-(506)Образование-(11852)Охрана труда-(3308)Педагогика-(5571)Полиграфия-(1312)Политика-(7869)Право-(5454)Приборостроение-(1369)Программирование-(2801)Производство-(97182)Промышленность-(8706)Психология-(18388)Религия-(3217)Связь-(10668)Сельское хозяйство-(299)Социология-(6455)Спорт-(42831)Строительство-(4793)Торговля-(5050)Транспорт-(2929)Туризм-(1568)Физика-(3942)Философия-(17015)Финансы-(26596)Химия-(22929)Экология-(12095)Экономика-(9961)Электроника-(8441)Электротехника-(4623)Энергетика-(12629)Юриспруденция-(1492)Ядерная техника-(1748) |
Реализация микропроцессорных модулей и состав линий системного интерфейса
Для обеспечения функционирования микропроцессора к нему обязательно следует подключить тактовый генератор и буферные схемы, увеличивающие нагрузочную способность системных шин. Системная шина управления может быть в простейшем случае образована двумя выходными сигналами МП - RD и WR. Однако, в большинстве МПС фиксируются разряды (все или часть) PSW и на их основе формируется расширенный состав линий управления. Типичная структура процессорного модуля показана на Рис. 4.4, в схеме которого, наряду с МП К580ВМ80, использованы СИС серии К580: генератор тактовых импульсов К580ГФ24, системный контроллер К580ВК28 и шинные формирователи К580ВА86.
Рис. 4.4. Структура процессорного модуля на базе микропроцессора i8080 Системный контроллер..ВК28 (Рис. 4.6) буферирует шину данных, образуя системную шину данных DB[7:0] с нагрузочной способностью порядка 30 нагрузок ТТЛ. В состав..ВК28 входит регистр-защелка, фиксирующий 5 разрядов PSW (0,1,4,6,7) по стробу STB, и логическая схема, формирующая сигналы на 5 управляющих линиях системного интерфейса: RDM - чтение из памяти; WRM - запись в память; RDIO - чтение из внешнего устройства; WRIO - запись во внешнее устройство; INTA - подтверждение прерывания. Входной сигнал HLDA высоким уровнем переводит все выходы системного контроллера в высокоимпедансное состояние, то же делает и внешний сигнал BUSEN - "разрешение работы шины".
Рис. 4.5. Тактовый генератор К580ГФ24
Рис. 4.6. Системный контроллер К580ВК28 Шинные формирователи..ВА86 буферируют однонаправленную шину адреса, а сигнал HLDA, поступающий на вход OE переводит высоким уровнем системную шину AB[15:0] в высокоимпедансное состояние. Внешний сигнал RDYIN формируется обычно на специальном триггере, что позволяет реализовать, с одной стороны – асинхронный режим обмена микропроцессора с «медленными» устройствами, с другой стороны – пошаговый и потактовый режимы работы системы. На рисунке сигнал готовности RDYIN сбрасывается: (1) селектором адреса «медленного» устройства; (2) сигналом M1 = D5&STB в пошаговом режиме; (3) сигналом SYNC в потактовом режиме. Установка RDYIN осуществляется сигналом готовности устройства или кнопкой «Пуск».
Дата добавления: 2014-01-14; Просмотров: 329; Нарушение авторских прав?; Мы поможем в написании вашей работы! Нам важно ваше мнение! Был ли полезен опубликованный материал? Да | Нет |