АЦП последовательного счета

Аналого-цифровые преобразователи.

Аналого-цифровые преобразователи.

Именно в АЦП реализуется принцип измерения, т.е. осуществляется сравнение неизвестной величины с некоторыми заданными нормированными мерами. Поскольку входная неизвестная (измеряемая) величина АЦП представлена в аналоговой форме, а значения нормированных мер (промежуточные выходные коды АЦП) формируются в цифровом виде, то для возможности их сравнения аналоговым компаратором последние должны также представляться и в аналоговой форме. По этой причине большинство типов АЦП содержат в своей структуре ЦАП. Исключения составляют лишь некоторые АЦП, в которых меры изначально представлены в аналоговой форме. Рассмотрим различные типовые методы и схемы АЦП.

АЦП последователного счета осуществляют сравнение входной аналоговой величины с суммой значений нескольких одинаковых мер. Момент равенства этих величин фиксируется безгистерезисным компаратором. Схема одного из вариантов такого АЦП, получившего название развертывающего или циклического, представлена на рис. 10.5, а. На вход компаратора DA 1 поступают два аналоговых сигнала – входное напряжение U_вх схемы и выходное напряжение U_{вых.ЦАП} с ЦАП DА 2 в виде нормированных квантованных уровней. Компаратор устанавливает соотношение мгновенных амплитуд этих напряжений. Если U_вх > U_{вых.ЦАП}, на выходе компаратора устанавливается уровень напряжения логической единицы, если U_вх £ U_{вых.ЦАП}, то на выходе компаратора устанавливается напряжение логического нуля. Единичный уровень сигнала с выхода компаратора, поступая на вход вентиля И DD 1, разрешает передачу на счетный вход счетчика DD 2 тактовых импульсов с генератора GN. В противном случае, если на выходе компаратора логический нуль, счетные импульсы на вход счетчика не проходят. Таким образом, подсчет импульсов осуществляется только при условии U_вх > U_{вых.ЦАП}.

Рис. 10.5. Схема (а) и временная диаграмма работы (б) развертывающего АЦП.

В исходном состоянии на входе «Start» схемы присутствует уровень логического нуля (рис.10.5, б). Данный уровень является активным для входа R установки счетчика в нулевое состояние. В результате нулевой двоичный код с выхода счетчика поступает на вход ЦАП, на выходе которого устанавливается нулевое напряжение U_{вых.ЦАП}. Если входное напряжение U_вх схемы больше нуля, то выполняется условие U_вх > U_{вых.ЦАП} и счетные импульсы проходят на вход счетчика. При этом счетчик удерживается в нулевом состоянии нулевым значением сигнала «Start». Для запуска преобразования в момент времени t ₁ на вход «Start» подается уровень логической единицы. Начинается подсчет импульсов с тактового генератора. С каждым текущим импульсом на выходе ЦАП будет формироваться потенциал следующего квантованного уровня. Как только выходное напряжение ЦАП достигнет или превысит амплитуду входного аналогового сигнала схемы, т.е. выполнится условие U_вх £ U_{вых.ЦАП}, компаратор переключится в нулевое состояние, элемент И закроется и подсчет тактовых импульсов прекратится. На выходе счетчика зафиксируется выходной код, соответствующий величине U_вх. На временной диаграмме этому соответствует момент времени t₂. Время преобразования t_{c 1}= t ₂- t ₁.

Для приведения АЦП в исходное состояние необходимо счетчик DD 2 нулевым сигналом «Start» сбросить в нуль (момент времени t ₃). На выходе ЦАП сформируется нулевое выходное напряжение, выполнится условие U_вх > U_{вых.ЦАП}, но под действием нулевого уровня сигнала «Start» на выходе счетчика будет сохраняться нулевой двоичный код. Для запуска следующего преобразования на вход «Start» необходимо снова подать уровень логической единицы (момент времени t ₄). Процесс преобразования повторится. Как только в очередной раз выполнится условие U_вх £ U_{вых.ЦАП} (момент времени t ₅), преобразование завершится. Время преобразования в этом случае t_{c 2}= t ₅- t ₄.

Из временной диаграммы очевидно, что время преобразования t_{c 1} и t_{c 2} различно и зависит от частоты следования тактирующих импульсов и формы входного аналогового сигнала. Поэтому для синхронизации работы АЦП с другими устройствами выход компаратора используется еще и как управляющий сигнал «Busy». Этот сигнал является признаком завершения преобразования. Пока сигнал «Busy» имеет единичный уровень, АЦП выполняет преобразование, на выходах D ₀… D_{n -1} присутствуют промежуточные некорректные коды. Считывание информации с этих выходов следует производить только после того, как сигнал «Busy» примет нулевое значение, т.е. после завершения преобразования.

Недостаток развертывающего АЦП заключается в его низком быстродействии, поскольку в процессе каждого преобразования суммирование нормированных мер начинается с нулевого значения. Этого недостатка лишены следящие или нециклические АЦП. Принцип их работы основан на том, что суммирование мер с нулевого значения осуществляется только при первом преобразовании. В дальнейшем следящий АЦП лишь корректирует выходной код в зависимости от входного аналогового сигнала. Схема следящего АЦП приведена на рис. 10.6, а.

Рис. 10.6. Схема (а) и временная диаграмма работы (б) следящего АЦП.

Особенностью схемы является использование реверсивного счетчика DD 4. Счетные импульсы на вход счетчика подаются через ключевые вентили И DD 1 и DD 2. Если выполняется условие U_вх > U_{вых.ЦАП}, то единичным сигналом с выхода компаратора элемент DD 1 пропускает счетные импульсы на вход «+1» счетчика. На вход элемента DD 2 в этом случае через инвертор DD 3 подается логический ноль, в результате чего на выходе DD 2 также формируется логический ноль, который подается на вход «-1» счетчика. Счетчик осуществляет положительный счет. Если же выполняется условие U_вх £ U_{вых.ЦАП}, то закрывается элемент DD 1, инвертором DD 3 открывается элемент DD 2, через который счетные импульсы подаются на вход «-1» счетчика, и счетчик начинает выполнять операцию отрицательного счета.

Пока на входе «Start» присутствует нулевой уровень сигнала, также как и в случае с развертывающим АЦП, на выходе ЦАП DA 2 удерживается нулевой потенциал (рис.10.6, б). При этом выполняется условие U_вх > U_{вых.ЦАП} и счетные импульсы подаются на вход «+1» счетчика. Как только на вход «Start» поступает логическая единица, разрешается положительный счет (момент времени t ₁). Счет будет продолжаться до тех пор, пока выходное напряжение с ЦАП, пропорциональное коду подсчитанных импульсов, не достигнет значения амплитуды входного аналогового сигнала (момент времени t ₂). При этом выполнится условие U_вх £ U_{вых.ЦАП} и счетчик начнет операцию отрицательного счета. Отрицательный счет будет продолжаться, пока вновь не выполнится условие U_вх > U_{вых.ЦАП} и счетчик не вернется к положительному счету. Таким образом, схема АЦП будет постоянно отслеживать амплитуду входного аналогового сигнала и пропорционально ей формировать выходной код D ₀… D_{n -1}.

Врем преобразования t_c = t ₂- t ₁ обусловлено процессом только самого первого развертывающего преобразования и зависит от амплитуды входного сигнала. Для возможности синхронизации с другими устройствами в схеме следящего АЦП также предусмотрен управляющий сигнал «Busy». Сигнал с выхода компаратора в зависимости от направления счета постоянно будет менять свое значение с единицы на ноль. Для фиксации момента окончания первого следящего преобразования (момент времени t ₂) в виде нулевого значения сигнала «Busy» и удержания его в дальнейшем в схеме АЦП предусмотрен D-триггер DD 5 с динамическим управлением и статическими входами асинхронной установки в ноль и единицу. Для формирования единичного уровня сигнала «Busy» в момент начала преобразования в D-триггер по переднему фронту сигнала «Start» записывается логическая единица с входа D. Эта единица будет сохраняться до тех пор, пока на выходе компаратора не сформируется нулевой потенциал, являющийся признаком завершения первого развертывающего преобразования. Этот ноль поступит на инверсный асинхронный вход сброса триггера и установит его в нулевое состояние. На выходе триггера сформируется нулевой уровень сигнала «Busy». В дальнейшем это состояние триггера будет оставаться неизменным по причине отсутствия каких-либо воздействий, устанавливающих его в единичное состояние. Таким образом, сигнал «Busy» будет выполнять функцию признака завершения первого развертывающего преобразования.

Если счетчик находится в режиме отрицательного счета, то на входе D-триггера будет присутсвовать активный нулевой потенциал. Если теперь подать на вход «Start» нулевое значение сигнала для приведения схемы АЦП в исходное состояние, этот нулевой сигнал сброса с входа D-триггера снимется с некоторой задержкой, обусловленной временем срабатывания элементов (в порядке очередности их срабатывания) DD 4, DA 2 и DA 1. Поэтому сигнал «Start» на динамический вход C D-триггера для установки на его выходе сигнала «Busy» необходимо подавать после того, как будет снят логический ноль со статического входа этого триггера, т.е. с некоторой задержкой. Для этих целей служит схема задержки DL, реализовать которую можно на интегрирующей RC-цепи с постоянной времени, равной суммарному времени задержки указанных выше элементов.

Важно отметить, что скорость изменения входного аналогового сигнала, подаваемого на следящий АЦП, не должна превышать некоторого предельного значения, обусловленного быстродействием АЦП и частотой следования тактовых импульсов с выхода генератора GN. В противном случае АЦП не будет успевать отслеживать изменение входного сигнала.

Дата добавления: 2015-05-09