Структура регистров этого типа представлена на рис. 7.8.
Рис.7.8. Структура параллельного регистра
Изменение хранящейся информации (ввод новой информации) происходит после соответствующего изменения сигналов на входах A при поступлении определенного уровня (С = 0 или С = 1) или фронта синхросигналов. В качестве разрядов регистра памяти используются синхронизируемые D -триггеры, если информация поступает в виде однофазных сигналов, или RS -триггеры, если информация поступает в виде парафазных сигналов (рис. 7.9)
а б
Рис. 7.9. Регистры памяти: а – однофазный; б – парафазный
Предварительная очистка регистра производится с помощью асинхронных входов Rа установки триггеров в нулевое состояние.
Нам важно ваше мнение! Был ли полезен опубликованный материал? Да | Нет
studopedia.su - Студопедия (2013 - 2024) год. Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав!Последнее добавление