Динамические запоминающие устройства

Статические запоминающие устройства

Элементарной ячейкой статического ОЗУ с произвольной выборкой является триггер на транзисторах Т1-Т4 (рис. 3.7) с ключами Т5-Т8 для доступа к шине данных. Причем Т1-Т2 - это нагрузки, а Т3-Т4 - нормально закрытые элементы.

Рис. 4.7. Ячейка статического ОЗУ.

Сопротивление элементов Т1-Т2 легко регулируется в процессе изготовления транзистора путем подгонки порогового напряжения при легировании поликремниевого затвора методом ионной имплантации. Количество транзисторов (6 или 8) на ячейку зависит от логической организации памяти микропроцессорной системы.

В отличие от статических ЗУ, которые хранят информацию пока включено питание, в динамических ЗУ необходима постоянная регенерация информации, однако при этом для хранения одного бита в ДОЗУ нужны всего 1-2 транзистора и накопительный конденсатор (рис. 4.8). Такие схемы более компактны.

Рис. 4.8. Запоминающая ячейка динамического ОЗУ.

Естественно, что в микросхеме динамического ОЗУ есть один или несколько тактовых генераторов и логическая схема для восстановления информационного заряда, стекающего с конденсатора. Это несколько "утяжеляет" конструкцию ИМС.

Чаще всего и СОЗУ, и ДОЗУ выполнены в виде ЗУ с произвольной выборкой, которые имеют ряд преимуществ перед ЗУ с последовательным доступом.

Рис. 4.9. Конструкция ячейки ДОЗУ (см. рис. 4.8, слева). Снизу представлен разрез схемы по линии А-А.

Дата добавления: 2014-12-08