Аппаратные средства CP

Ступени емкости

Надежность

Широкий спектр мер безопасности в аппаратных и программных средствах гарантирует максимальную работоспособность процессора CP113C/CR. Среднее время между (полными) отказами - 500 лет.

Полным отказом считается:

- отказ обоих процессоров BAP, или

- отказ обеих шин BCMY, или

- отказ обоих блоков CMY, или

- отказ пары контроллеровIOC.

Одновременный отказ двух или нескольких процессоров выполняющих задачи обработки вызовов, лишь уменьшает пропускную способность по обслуживанию вызовов и (в зависимости от величины нагрузки) может приводить к активизации системы управления перегрузкой.

Надлежащая работоспособность процессора поддерживается благодаря применению принципа комплексного обеспечения надежности. Прежде всего, высокая функциональная надежность достигается дублированием важных функциональных блоков. Кроме этого, различные механизмы, реализованные как в аппаратных, так и в программных средствах, позволяют осуществлять оперативное обнаружение и обработку любых возникающих ошибок.

Часть 3. Цифровая коммутационная система EWSD

Для аппаратных и программных средств в CP113C/CR применяется двухступенчатый принцип обеспечения надежности. Он предполагает осуществление следующих действий:

1- Обнаружение ошибок;

2- Обработка ошибок.

Варианты CP113C с наименьшей емкостью содержит только два базовых процессора (BAP) и два контроллера ввода-вывода (IOC). Это соответствует структуре процессора CP113CR. К каждому контроллеру IOC может быть подключено максимум шестнадцать процессоров ввода- вывода (IOP). Система может быть расширенна путем добавления процессоров обработки вызовов (CAP) или мостовых ATM- процессоров (AMPC), дополнительных контроллеров IOC и дополнительных процессоров IOP. Вариант CP113C с максимальной емкостью содержит два процессора BAP, десять процессоров CAP, два процессора AMPC и четыре контроллера IOC.

CP113C/CR состоит из четырех типов процессоров:

- базовый процессор (BAP);

- процессор обработки вызовов (CAP);

- мостовой ATM-процессор, тип C (AMPC);

- контроллер ввода- вывода (IOC).

Процессоры типа BAP, CAP, IOC и AMPC имеют доступ к общей памяти (CMY) через шину для общей памяти (BCMY). В CMY хранятся все общие данные и редко используемые программы и данные. Обмен данными между процессорами также осуществляется через CMY. Контроллеры IOC

Часть 3. Цифровая коммутационная система EWSD образуют интерфейс между шиной для общей памяти (BCMY) и процессорами вола-вывода (IOP). Процессоры IOP управляют процессом обмена данными между функцией обработки установленных соединений и периферийными устройствами эксплуатации, управления и технического обслуживания в сетевом узле.

Дата добавления: 2015-05-09