Структура микропроцессора кр580ик80

БИС КР580ИК80 представляет собой 8—разрядный процессор с тактовой частотой 2,5 Мгц, структурная схема которого приведена на рис……

Регистры данных. Для хранения участвующих в операциях данных предусмотрено семь 8—разрядных регистров.

Регистр А, называется аккумулятором, предназначен для обмена информацией с внешними устройствами (т.е. либо содержимое этого регистра может быть выдано на выход, либо со схода в него может быть принято число), при выполнении арифметических, логических операций и операций сдвига он служит источником операнда (числа, участвующего в операции), в него помешают результат выполненной операции.

Шесть других регистров, обозначенных В, С, D, Е, Н, L образуют так называемый блок регистров общего назначения РОН (название связано с тем, что эти регистры могут использоваться для хранения как данных, так и адресов). Эти регистры могут использоваться как одиночные 8—разрядные регистры. В случаях, когда возникает необходимость хранить 16-разрядные двоичные числа, они объединяются в пары ВС, DЕ, НL. Регистры БР, БР, W, S используются как буферные, программнонедоступные регистры (т.е. регистры, к которым программист при составлении программы не может обращаться).

Указатель стека SР (16-разрядный) служит для адресации особого вида памяти, называемого стеком (организация стека будет рассмотрена ниже).

Счетчик команд РС (16-разрядный) предназначен для хранения адреса команды: после выбора из оперативной памяти текущей команды содержимое счётчика увеличивается на единицу и таким образом формируется адрес очередной команды (при отсутствии безусловных и условных переходов).

При обращении к памяти в качестве адреса может использоваться и содержимое любой пары регистров блока РОН.

Рис. 9.1

При выдаче адреса содержимое соответствующих регистров передается в 16—разрядный регистр РС, из которого далее через буферы БА адрес поступает на 16-разрядную шину адреса.

Арифметико-логическое устройство (АЛУ). В 8—разрядном АЛУ предусмотрена возможность выполнения четырех арифметических операций (сложение с передачей переноса в младший разряд и без учета этого переноса, вычитание с передачей заема в младший разряд и без него), четырех видов логических операций (операции конъюнкции. дизъюнкиии, неравнозначности, сравнения),а так же четырех видов циклического сдвига.

При выполнении арифметических и логических операций одним из операндов служит содержимое аккумулятора и результат выполненной операции помещается в аккумулятор. Циклический сдвиг выполняется только над содержимым аккумулятора.

Предусмотрена возможность выполнения арифметических операций над десятичными числами. При хранении десятичного числа разряды регистра делятся на две группы по 4 разряда и в каждой группе разрядов хранится одна. При выполнении операции суммирования десятичных цифр может потребоваться коррекция результата путем прибавления к нему числа 0110. Такая коррекция результата в каждой 4—разрядной группе результата в микропроцессоре выполняется схемой десятичной коррекции (СДК).

Регистр признаков (F). Этот 5-разрядный регистр предназначен для хранения определенных признаков, выявляемых после выполнения некоторых операций. Пять триггеров этого регистра имеют следующее назначение:

триггер Тс (триггер переноса) устанавливается в состояние 1, соответствующее переносу из старшего разряда при выполнении арифметических операций;

триггер Тz (триггер нуля) - устанавливается в состояние логической 1, если результат операции АЛУ или операции приращения содержимого регистра равен нулю;

триггер Тs (триггер знака) — устанавливается в состояние 1, соответствующее значению старшего разряда результата операции АЛУ или: операции приращения содержимого регистра;

триггер То (триггер четности) — устанавливается в состояние лог. 1, если число единиц в разрядах четно;

триггер Тv (триггер дополнительного переноса) — хранит перенос, возникающий при выполнении операции переноса из 4—го разряда.

Блок управления. Состоит из регистра команд, куда принимается первый байт команды, и управляющего устройства, формирующего управляющие сигналы, под действием которых выполняются микрооперации в отдельных узлах. Управляющее устройство содержит выполненную на программируемой логической матрице управляющую память, в которой хранятся микропрограммы отдельных операций.

Буферы. Буферы данных и буферы адреса обеспечивают связь центрального процессора с внешними шинами данных и адреса. Особенность буферов состоит в том, что в каждом разряде они используют логические элементы с тремя состояниями. В них кроме состояний лог. 0 и лог. 1 предусмотрено еще третье состояние, в котором они имеют практически бесконечное выходное сопротивление и оказываются отключенными от соответствующих шин. Использование таких буферов позволяет процессору отключаться от внешних шин (шин данных и адреса), предоставляя их в распоряжение внешних устройств, а также позволяет использовать одну и ту же шину данных как для приема данных (т.е. в качестве входной шины), так и для выдачи данных (т.е. в качестве выходной шины). Такое использование шины данных позволяет сократить число выводов микросхемы.

Дата добавления: 2014-01-15