Двоично-кодированная десятичная система

Основанием системы является и каждая цифра 0, 1, 2 … 9 представляется четырехразрядным двоичным числом (тетрадой). Эта система счисления используется как вспомогательная при вводе и выводе данных, а также при решении задач с большим массивом чисел, но с малым количеством вычислений, что позволяет увеличить производительность компьютеров, ЭВМ.

Пример. Преобразовать десятичное число

в двоично-десятичное.

7 4 6 9 3 5

Такое представление десятичных чисел обычно называют кодированием в двоично-десятичном коде 8421. На этих цифрах 8, 4, 2, 1 происходит увеличение разрядности числа при кодировании цифр 0, 1,…, 9, т.е. перемещение 1 в следующий более высокий разряд.

Наряду с кодом 8421 при двоичном кодировании десятичных цифр применяются и другие коды, некоторые из них представлены в табл. 2.1.

Код с избытком 6 широко используется при выполнении арифметических операций.

Код 7421 оригинален тем, что любая кодовая комбинация содержит не более двух единиц.

Код 2 из 5 содержит во всех кодовых комбинациях только две единицы и используется для обнаружения ошибок.

В коде 2421 кодовая комбинация любой десятичной цифры соответствует инверсному коду цифры, дополняющей первоначальную цифру до девяти.

Т а б л и ц а 2.1

Наиболее распространенные коды

Деся- тичные цифры	Двоично-кодированные десятичные системы (коды)
	с избытком 6			2 из 5

 

 

3. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ

3.1 Общие сведения

В цифровой технике для удобства обработки, приема, преобразования, передачи информации, производства над ней арифметико-логических операций используется особый алфавит, состоящий из двух букв. Эти буквы принято обозначать символами 0 и 1. С помощью этих символов составляются кодовые слова, с которыми можно производить математические и логические операции.

Устройства, предназначенные для формирования простых символов 0 и 1 или более сложных кодовых слов, называются логическими элементами, логическими или цифровыми устройствами. При этом входы этих устройств называют аргументами, а выходы - функциями (рис. 3.1).

 

 

Рис. 3.1 Графическое изображение логического элемента: * - указатель функции; входные сигналы (аргументы); у – выход (функция).

 

Аргументы и функции принимают значения логического 0 (лог.0) и логической 1 (лог.1), при этом используются два способа физического представления лог.0 и лог.1: потенциальный и импульсный.

При потенциальном способе лог.0 соответствует низкому уровню напряжения, а лог.1 - высокому. Такой способ представления логических величин называют положительной логикой (рис. 3.2а).

Относительно редко используется отрицательная логика, при которой лог.1 соответствует низкий уровень, а лог.0 – высокий (рис. 3.2б).

При импульсном способе логической единице (лог.1) соответствует наличие импульса, логическому нулю (лог.0) – его отсутствие (рис. 3.2в)

 

 

 

Рис. 3.2

 

При потенциальном способе значения лог.1 или лог.0 можно определить в любой момент времени, а при импульсном – только в дискретные (тактовые) моменты времени.

Реализовать различной сложности логические функции можно с помощью основных логических элементов НЕ, ИЛИ, И и их производных - ИЛИ-НЕ, И-НЕ как на диодах, так и на транзисторах.

 

3.2 Логический элемент НЕ

Логический элемент НЕ (инвертор) реализует логическую операцию отрицания и представляет собой электронный ключ на транзисторе.

На рис. 3.3 показаны логические элементы НЕ на биполярном и полевом транзисторах.

При отсутствии сигнала на входе () транзистор закрыт, ток коллектора практически равен нулю () и согласно уравнения динамики транзистора:

на выходе элемента устанавливается напряжение высокого уровня т.е. .

Необходимо усвоить, что отсутствие сигнала на входе логического элемента= 0), означает подключение входа к корпусу, а наличие

сигнала на входе =1) – подключение входа к источнику напряжения (к источнику сигнала) высокого уровня.

При подаче сигнала () транзистор открывается, ток коллектора увеличивается до максимального значения (→ max, его величина определяется сопротивлением резистора ) и по уравнению динамики транзистора выходное напряжение уменьшается практически до нуля

().

Как видно из рис. 3.3б инвертор содержит один вход и один выход. Таблица истинности (или состояния) дает представление о зависимости выходного напряжения от значений входного сигнала.

 

 

Рис. 3.3 Логический элемент НЕ: а) – на биполярном и полевом транзисторах соответственно; б) – графическое изображение; в) – таблица истинности.

 

3.3 Логический элемент ИЛИ

Логический элемент ИЛИ – выполняет логическую операцию дизъюнкции (сложения):

и может быть реализован как на диодах, так и на транзисторах. Элемент имеет несколько входов и один выход. Графическое изображение и таблица истинности для двух входов элемента (аналогично для n – числа входов) представлены на рис. 3.4.

Рис. 3.4 Логический элемент ИЛИ: а) - графическое изображение; б) - таблица истинности.

 

Таблица истинности строится по логическому выражению (3.1): придавая аргументам различные значения (или комбинации), получаем определенные значения функции .

а) Логический элемент ИЛИ на диодах.

Схемы логического элемента ИЛИ предназначены для работы с

импульсами (потенциалами) положительной полярности (рис. 3.5 а) и отрицательной полярности (рис. 3.5 б) на входах логического элемента.

 

Рис. 3.5Логический элемент ИЛИ на диодах: а) - положительной полярности; б) - отрицательной полярности.

Принцип действия сводится к следующему.

При отсутствии импульсов (потенциалов) соответствующей полярности на всех входах элемента диоды будут закрыты, ток в цепи резистора R отсутствует и на выходе логического элемента установится напряжение низкого уровня ).

При подаче импульса (потенциала) хотя бы на один из входов открывается подключенный к этому входу диод, появляется ток в цепи резистора R и на выходе устанавливается напряжение высокого уровня ().

б) Логический элемент ИЛИ на транзисторах.

Логический элемент ИЛИ на биполярных транзисторах (или полевых) представлен на рис.8.6 и состоит из двух ключевых каскадов усиления.

Первый каскад отличается от обычного электронного ключа тем, что он имеет несколько параллельно соединённых транзисторов, работающих на

одну коллекторную нагрузку (рис. 3.6).

 

Рис. 3.6 Логический элемент ИЛИ на транзисторах.

 

Базовые цепи транзисторов первого каскада служат входами логического элемента ИЛИ.

Принцип действия сводится к следующему.

При отсутствии сигналов на всех входах логического элемента ИЛИ транзисторы первого каскада закрыты, их коллектор-эмиттерные сопротивления велики (близки к 1М0м), поэтому через резистор протекают лишь обратные коллектор - базовые токи (токи утечки, т.е.можно считать практически

равным нулю В соответствии с уравнением динамики транзистора выходное напряжение каскада в точке А приблизительно будет равно , т.е.

Таким образом, на входе второго каскада устанавливается сигнал лог.1, под действием которого транзистор открывается, его сопротивление уменьшается до нескольких десятков Ом и ток коллектора увеличивается до определенного значениязависящего от величины резистора По уравнению динамики транзистора напряжение на коллекторе , т.е. выходной сигнал логического элемента ИЛИ равен нулю .

При подаче сигнала лог.1 на один из входов элемента ИЛИ, например транзистор открывается, токувеличивается и протекает по цепи:

Согласно уравнения динамики транзистора напряжение на коллекторе (в точке А) транзистора можно считать равным нулю .

Сигнал поступает на вход транзистора второго каскада, транзистор закрывается и напряжение на выходе элемента ИЛИ увеличивается до значения .

3.4 Логический элемент И

Логический элемент И выполняет логическую операцию конъюнкции (умножения)

и может быть реализован на диодах или транзисторах. Элемент И имеет несколько входов и один выход.

Графическое изображение и таблица истинности (для двух входов) элемента представлены на рис. 3.7.

Рис. 3.7 Логический элемент И: а) - графическое изображение; б) - таблица истинности для элемента с двумя входами.

а) Логический элемент И на диодах

 

Рис. 3.8 Логический элемент И на диодах.

 

Схема рис. 3.8а предназначена для работы с импульсами (потенциалами) положительной полярности, схема рис. 3.8 б - для работы с импульсами (потенциалами) отрицательной полярности.

Принцип действия логического элемента сводится к следующему.

При отсутствии входных сигналов все катоды диодов в схеме рис. 3.8а и все аноды в схеме рис. 3.8б соединены с общей шиной (корпусом) через выходные цепи источников сигнала, диоды, в этом случае, находятся в открытом состоянии. Как видно из схем, все диоды включены параллельно нагрузке (выходу), поэтому при открытом хотя бы одном или нескольких диодов они шунтируют выход и на выходе устанавливается напряжение низкого уровня .

При подаче сигналов на все входы диоды закрываются и ток теперь будет проходить через резистор R и выходную нагрузку, на выходе устанавливается лог.1 .

б) Логический элемент И на транзисторах

Элемент И состоит из двух электронных ключей на биполярных или полевых транзисторах. Первый каскад имеет несколько транзисторов,

соединенных последовательно (рис. 3.9).

 

 

Рис. 3.9 Логический элемент И.

 

Базовые цепи транзисторов первого каскада служат входами логического элемента И.

Принцип действия сводится к следующему.

При отсутствии входных сигналов или одного из них ) транзисторы (или один из них) будут закрыты, ток в цепи первого каскада будет отсутствовать и согласно уравнения динамики транзистора напряжение в точке А установится равным лог.1 (.

Таким образом, на входе второго каскада будет действовать лог.1, что приведет к открытию транзистора и к установлению уровня лог.0 на выходе элемента И ().

При подаче сигналов на все входы ) транзисторы открываются, ток в коллекторных цепях транзисторов увеличивается

(величина его определяется сопротивлением и согласно уравнения динамики транзистора напряжение в точке А уменьшается до уровня лог.0 (.

Сигнал лог.0 подается на вход транзистора второго каскада, который закрывается и напряжение на выходе логического элемента И увеличивается до уровня лог.1().

 

3.5 Логический элемент И-НЕ

Логический элемент И-НЕ выполняет функцию отрицания конъюнкции (умножения):

 

 

и может строиться на диодно-транзисторной (ДТЛ) или на транзисторно-транзисторной логике (ТТЛ).

В простейшем варианте логический элемент И-НЕ можно получить, присоединив последовательно к логическому элементу И (рис. 8.9) инвертор. Два последних каскада в этой схеме будут представлять собой два инвертора и согласно аксиоме напряжение в точке А, подвергаясь двойной инверсии, не изменяет своего логического уровня: . Таким образом, логическая схема элемента И-НЕ упрощается до одного каскада.

 

Логический элемент И-НЕс тремя входами представлен на рис. 3.10.

Из таблицы истинности видно, что логическая функция равна нулю , лишь в случае присутствия сигнала на всех входах логического элемента В этом случае все транзисторы открыты, ток

имеет максимальное значение и по уравнению динамики транзистора напряжение на выходе элемента И-НЕ устанавливается равным логическому нулю (лог.0).

 

 

 

Рис. 3.10 Логический элемент И-НЕ: а)-логическая схема; б)-графическое изображение; в)-таблица истинности.

 

а) Логический элемент И-НЕ типа ДТЛ

 

 

Рис. 3.11

 

Элемент И-НЕ содержит входной диодный каскад, выполняющий роль логического элемента И, и инвертор на транзисторе VT(элемент НЕ).

Если на всех входах действует напряжение высокого уровня (лог.1), то все диоды закрыты и на выходе диодного каскада в точке А образуется напряжение высокого уровня (лог.1). Это напряжение через диоды VD1, VD2 передается на базу транзистора VT, транзистор открывается и по уравнению динамики транзистора на выходе инвертора устанавливается напряжение низкого уровня ().

Диоды VD1, VD2 выполняют роль смещающих диодов, которые предотвращают срабатывание транзистора VT от случайных незначительных перепадов напряжений.

Известно, что транзистор открывается и переходит в насыщение при базовом напряжении В, на открытом диоде падает напряжение В. Таким образом, чтобы транзистор перешёл в насыщенное состояние, напряжение в точке А должно быть в данном случае не менее:

 

 

При правильно выбранном напряжении источника питания это условие должно выполняться и логический элемент будет работать без сбоев.

Если хотя бы на одном из выходов логического элемента действует лог.0, то в точке А устанавливается напряжение низкого уровня (лог.0) и на выходе элемента И-НЕ установится лог.1().

б) Логический элемент И-НЕ типа ТТЛ

Отличительной особенностью первого каскада (элемента И) является использование многоэмиттерного транзистора, заменяющего группу входных диодов схемы ДТЛ, а базо-коллекторный переход транзистора выполняет роль смещающего диода (рис. 3.12).

 

 

Рис. 3.12

 

Эмиттерные переходы транзистора выполняют роль входных диодов. При отсутствии одного или всех входных сигналов эмиттеры транзистора соединены с общей шиной через малые сопротивления входных цепей источника сигналов. Эмиттерные и коллекторные переходы транзистора смещены в прямом направлении и транзистор будет находиться в режиме насыщения, т.е. базо-эмиттерные токи транзистора будут иметь максимальное значение (Эти токи проходят по цепи:

 

(корпус)

 

Базовый ток в этом случае будет равен нулю, ().

При отсутствии базового тока транзистор закрыт и выходное напряжение логического элемента И-НЕ равно лог.1 ().

В случае присутствия лог.1 на всех входах () эмиттерные переходы транзистора закрыты, а коллекторный переход открыт и базовый ток транзистора принимает максимальное значение, вводя транзистор в режим насыщения. Напряжение на выходе транзистора уменьшается до лог.0().

 

3.6 Логический элемент ИЛИ-НЕ

 

Логический элемент ИЛИ-НЕ выполняют функцию отрицания дизъюнкции

 

 

и может быть построен из логического элемента ИЛИ путём удаления последнего каскада-инвертора:

 

 

Рис. 3.13 Логический элемент ИЛИ-НЕ: а) - логическая схема; б) - графическое изображение; в) – таблица истинности.

 

При отсутствии сигналов на всех входах транзисторы закрыты, сопротивления коллектор-эмиттерных переходов велики, следовательно, ток отсутствует и согласно уравнению динамики транзистора на выходе элемента устанавливается напряжение высокого уровня ().

Во всех остальных случаях, когда хотя бы на одном из входов будет устанавлена лог.1 (открыт транзистор), на выходе логического элемента ИЛИ-НЕ будет действовать напряжение равное лог.0 ().

3.7 Построение структурных схем по логическим выражениям

Изучив главы 2 и 3, можно приступить к построению структурных схем разрабатываемых логических устройств по их логическим выражениям. Сложность структурной схемы определяется, в первую очередь, логическим выражением, количеством переменных в нем, числом и типом логических элементов, числом входов в каждом логическом элементе. В выпускаемых промышленностью сериях логических элементов предусматриваются элементы с различным числом входов, поэтому для построения логического устройства можно подобрать элементы с требуемым числом входов согласно структурной схемы.

Однако по некоторым соображениям приходится использовать логические элементы, число входов которых не соответствует числу входов аналогичных элементов структурной схемы. В таких случаях используют некоторые простые способы или приемы включения логических элементов, которые бы не изменяли конечный результат исследуемой логической функции.

Предположим, что логический элемент имеет избыточное число входов, например, три вместо двух или одного (рис. 3.14).

 

 

Рис. 3.14

 

Избыточный вход или входы могут быть оставлены свободными (не подключенными), но в этом случае существует опасность повреждения всего логического элемента за счет увеличения помех или наводок на свободных входах.

На рис. 3.14 приведены способы включения логических элементов с избыточным количеством входов:

- неиспользуемый вход может быть подключен к любому используемому входу. При этом необходимо следить за тем, чтобы источник входных сигналов не был перегружен. В противном случае, возрастание нагрузки уменьшает быстродействие логического элемента, а в экстремальных случаях может вызвать снижение надежности устройства;

- к неиспользуемому входу может быть подключен лог.0 либо лог.1, т.е. неиспользуемый вход подключают соответственно к корпусу или к положительному полюсу источника питания . Такой способ включения предпочтителен.

Таким образом, для правильного функционирования логических элементов ИЛИи ИЛИНЕк их свободным входам подключается лог.0, а для элементов И и ИНЕк их свободным входам подключается лог.1.

Логические элементы ИЛИНЕиИНЕпри необходимости могут быть использованы как элементы НЕодним изописанных выше способов.

Если используются логические элементы с недостающим числом входов, то необходимо преобразовать логическое выражение таким образом, чтобы произошло уменьшение числа входов в логических элементах, что не всегда приводит к положительным результатам.

Теперь можно перейти непосредственно к построению структурных схем по логическим выражениям.

Пример.По логическому выражению

построить логическую структурную схему.

Решение:

1. Определяется количество переменных и их состояния (прямое или инверсное). В данном логическом выражении две переменные и . Переменная имеет прямое и инверсное состояния, следовательно, необходим инвертор НЕ.

2. Определяется количество и виды операций. В обеих скобках логического выражения выполняется операция сложения (дизъюнкции), следовательно, необходимы два логических элемента ИЛИс двумя входами.Кроме того, второй элемент ИЛИ - с инверсией (.

Операция умножения (конъюнкции) выполняется между скобками и во второй скобке - между переменными и , т.е. необходимо два логических элемента Ис двумя входами.

На рис. 3.15 представлена окончательная структурная схема логического выражения F.

 

Рис. 3.15 Структурная схема логического выражения F.

 

Пример.Построить структурную схему по логическому выражению

Решение:

Производится анализ логического выражения на предмет определения

его некоторых особенностей.

1. Функция содержит три аргумента (переменных) ,(и , ).

Для переменных с инверсиями предусматривается два инвертора НЕ.

2. Функция содержит логические операции сложения и умножения.

3. В данном логическом выражении можно выделить три группы членов:

.

4. В каждой группе производится соответствующая логическая операция.

На рис. 3.16 представлена структурная схема логического выражения.

 

 

 

Рис. 3.16 Структурная схема логического выражения F.

 

Контрольные вопросы

1. Основные логические элементы, схемы, логические уравнения, таблицы истинности, принцип действия каждого элемента.

2. По логическому выражению уметь составлять логическую структурную схему.

3. Уметь по структурной логической схеме составить логическое уравнение

 

4. ТРИГГЕРЫ

Триггер – это электронное устройство, обладающее двумя состояниями устойчивого равновесия и способное скачком переходить из одного состояния в другое под

воздействием внешнего управляющего сигнала. Соответственно изменяются уровни выходных напряжений триггера, один из которых принимается за лог.1, другой – за лог.0.

Триггеры в цифровой электронике нашли широкое применение и их использование трудно переоценить: они применяются для построения запоминающих устройств, счетчиков импульсов, регистров, многих цифровых устройств и т.д.

Элементной базой триггеров могут быть транзисторные ключи, логические интегральные элементы.

 

4.1 Триггеры на транзисторах

Триггеры состоят из двух транзисторных ключей, связанных между собой положительными обратными связями и в зависимости от количества входов могут быть квалифицированы по трем признакам:

- триггеры с раздельными входами (два входа);

- триггеры со счетным входом (один вход);

- комбинированные триггеры (три входа).

На рис. 4.1 представлен триггер с раздельными входами.

Триггер собран на двух транзисторных ключах VT1, и VT2, , связанных между собой положительными обратными связями (). В практической электронике обычно используются симметричные триггеры, у которых транзисторы и все остальные элементы подобраны с одинаковыми или близкими параметрами:

; ; R1 = R2 = R; С1 = С2 = С

Резисторы , как известно, ограничивают максимальный ток коллектора соответствующего транзистора. На входах триггера включены RC-цепи (R1-C1 и R2-C2),

которые дифференцируют входные сигналы (динамические входы).

 

 

Рис. 4.1 Триггер с раздельными входами.

 

Конденсаторы, включенные параллельно сопротивлениям , увеличивают быстродействие переключений триггера.

В устойчивом состоянии один из транзисторов, например, VT1 открыт и находится в состоянии полного насыщения - лог. 0 (, другой VT2 – закрыт и находится в режиме отсечки - лог. 1 (.

Открытое состояние транзистора VT1 поддерживается высоким потенциалом и током , поступающим на его базу с коллектора закрытого транзистора VT2 через резистор . Величина базового тока определяется из выражения:

где S – коэффициент насыщения;

β – коэффициент усиления по току.

С другой стороны базовый ток можно определить по уравнению Кирхгофа для контура:

Приравнивая выражения (4.1) и (4.2), можно определить сопротивление :

При условии это выражение примет вид

Закрытое состояние транзистора VT2 поддерживается низким потенциалом открытого транзистора VT1, поэтому базовое напряжение транзистора VT2 меньше порога срабатывания транзистора () и ток базы в этом случае равен обратному коллекторному току (). В таком состоянии триггер может находиться сколь угодно долго.

Переключение триггера производится при подаче на вход открытого транзистора VT1 прямоугольного импульса. При этом RC–цепь (С1, R1) дифференцирует входной импульс на два пиковых импульса: положительный и отрицательный (рис. 4.2).

Положительный импульс появляется в момент времени при зарядке конденсатора C1 по цепи:

(корпус)

На этот импульс диод VD1 не реагирует (закрыт) и изменений в состоянии триггера не происходит.

 

Рис. 4.2

По окончании входного импульса в момент времени конденсатор С1 начинает разряжаться в первое мгновение по цепи:

 

,

когда выполняется неравенство (- сопротивление базо-эмиттерного перехода открытого транзистора VT1). При этом создается отрицательный импульс в точке А на катоде диода VD1 и обратный базо-эмиттерный ток транзистора VT1. Длительность воздействия обратного тока ничтожно мала, т.е. его величина и определяется скоростью увеличения сопротивления базо-эмиттерного перехода транзистора в момент начала его закрытия и условием достижения неравенства .

При воздействии обратного тока транзистор VT1 начинает закрываться (т.к. резко уменьшился общий базовый ток), а напряжение на его коллекторе возрастать до лог.1 (, которое через резистор подается на базу транзистора VT2, создавая напряжение на его базе большее порога срабатывания транзистора ().

Транзистор VT2 начинает открываться. Величина базового тока определяется выражением (10.1), транзистор VT2, в конечном итоге, входит в режим насыщения. Напряжение на его коллекторе уменьшается до лог. 0 (), что приводит, благодаря обратной связи (), к уменьшению напряжения на базе транзистора VT1 до значения меньшего порога срабатывания транзистора (), ускоряя тем самым закрытие транзистора VT1.

Одновременно, по мере закрытия транзистора VT1, увеличивается базо-эмиттерное сопротивление и при выполнении условия конденсатор С1 продолжает разряжаться уже по другой цепи:

 

Постоянная времени разрядки конденсатора равна .

Таким образом, триггер перешел в новое устойчивое состояние:

 

- VT1 – закрыт, , ;

- VT2 – открыт, ,

 

Триггеры, представленные на рис. 4.2, по своей структуре почти не отличаются от триггера с раздельными входами, поэтому общий принцип действия каждого из них одинаков с выше рассмотренным.

 

 

Рис. 4.3 Триггеры на транзисторах: а) – со счетным входом; б) – комбинированный.

 

Контрольные вопросы:

1. Определение триггера, классификация триггеров.

2. Назначение каждого элемента схемы триггера.

3. Дифференцирующая RC-цепь и ее временная диаграмма.

4. Принцип работы триггера с динамическими входами

5. Уметь определять рабочие параметры элементов схемы триггера.

 

10.3 Интегральные триггеры

Триггеры на логических интегральных элементах (интегральные триггеры) характеризуются большим разнообразием и классифицируются:

- по способу записи информации;

- по способу управления информацией;

- по способу организации логических связей.

а) По способу записи информации различают асинхронные и синхронные триггеры.

В асинхронных триггерах изменение состояния происходит при подаче сигналов на информационные входы триггера.

В синхронных триггерах кроме информационных входов существует дополнительный вход для сигналов управления (тактирующих сигналов). Переключение триггера происходит при синхронизации информационного и тактирующего сигналов.

б) По способу управления информацией различают триггеры со статическим, динамическим, одноступенчатым и многоступенчатым управлением.

При статическом управлении переключение триггера происходит при подаче на информационный вход постоянного напряжения определенного уровня (например, лог.1).

При динамическом управлении переключение триггера производится передним или задним фронтом импульса.

в) По способу организации логических связей различают триггеры RS–, D–, T–, JK–типа.

Информационные входы триггеров принято обозначать следующим образом:

S – set – установка триггера в состояние 1;

R – reset – установка триггера в состояние 0;

T – счетный вход;

D – установка триггера с временной задержкой в состояние, соответствующее логическому уровню на этом входе;

C – вход синхронизации;

J – вход переключения триггера из состояния 0 в состояние 1;

K – вход переключения триггера из состояния 1 в состояние 0;

V – вход, разрешающий изменение состояния триггера.