JK-триггер

JK-триггер является универсальным триггером, на его базе можно строить ранее рассмотренные триггеры. Кроме того, у триггера JK отсутствуют неопределенные состояния при любых комбинациях сигналов лог.0 и лог.1 на его информационных входах J и K. На рис. 4.15 представлена логическая схема JK-триггера, составленная из 2-х RS-триггеров и логических элементов И, НЕ.

Функционирование JK-триггера определяется таблицей истинности (табл. 4.6, рис. 4.15), на базе которой составлено характеристическое уравнение для значений :

После использования одного из методов минимизации это выражение примет окончательный вид:

Исходя из таблицы истинности и характеристического уравнения (4.13) следует, что при значениях J = K = 0 триггер хранит прежнюю информацию.

Предположим, что JK-триггер находится в состоянии лог.0 (.

При подаче лог.1 на информационный вход J (J ) и вход синхронизации С (С = 1) в момент времени триггер первой ступени устанавливается в состояние лог.1 (. Это состояние триггера не передается триггеру до тех пор, пока действует сигнал

синхронизации С. В момент времени по заднему фронту импульса синхронизации С (C = 0) триггер устанавливается в состояние лог.1 ((временная диаграмма рис.4.15в).

В следующий момент времени, когда С = J = K = 0 или C = 1, J = K = 0 состояние триггера не изменяется.

Рис. 4.15

При комбинации входных сигналов J = 0, K = 1, C= 1 в момент времени первая ступень JK-триггера () устанавливается в состояние лог.0 (, а после окончания действия сигнала С в момент времени устанавливается в состояние лог.0 вторая ступень триггера ().

На базе JK-триггера можно построить любой из выше рассмотренных триггеров.

Контрольные вопросы

1. Классификация интегральных триггеров.

2. Построить асинхронный и синхронный RS-триггеры и их временные диаграммы.

3. Построить одноступенчатый D-триггер и его временные диаграммы.

4. Структура двухступенчатого D-триггера, временные диаграммы, особенности D-триггеров.

5. Структура Т-триггеров и временные диаграммы.

6. JK-триггер, особенности триггера, структура, временные диаграммы.

7. На базе JK-триггера уметь построить Т-триггер, D-триггер.

5. РЕГИСТРЫ

Регистр – это функциональное цифровое устройство, предназначенное для кратковременного хранения двоичного многоразрядного числа и выполнения некоторых арифметико-логических операций: умножение или деление на два информации, содержащейся в регистре. Регистры являются неотъемлемой частью любого процессора и многих промышленных цифровых устройств.

Регистр строится на базе триггеров, каждый из которых хранит цифру определенного разряда двоичного числа. Таким образом, регистр для хранения n -разрядного числа должен содержать n триггеров.

В зависимости от способа ввода числа в регистр различают два типа регистров: параллельные и последовательные (сдвигающие).

В параллельный регистр для хранения информации двоичное число вводится одновременно всеми разрядами, что повышает быстродействие.

В последовательный регистр ввод двоичного числа производится в последовательной форме, начиная обычно с цифры младшего разряда (но может вводиться и с цифры старшего разряда). Быстродействие такого регистра значительно ниже параллельного и определяется количеством разрядов регистра: чем больше количество разрядов, тем ниже быстродействие.

Кроме того, регистры используются для преобразования формы представления числа из последовательной в параллельную форму и обратно - из параллельной формы в последовательную.

Одним из основных параметров регистра является быстродействие – это время между поступлением на вход регистра двоичной информации (двоичного числа) и записью ее в регистр.

5.1 Параллельный регистр.

Параллельный регистр самый быстродействующий и может быть построен на базе асинхронных или синхронных, одноступенчатых или двухступенчатых триггеров и в простейшем варианте представлен на рис. 5.1, построенный на одноступенчатых асинхронных RS – триггерах и логических элементах И.

Кодовая шина с двоичным числом , которое необходимо записать в регистр, подключена параллельно через логические элементы И к единичным входам S асинхронных RS-триггеров. Запись числа в регистр осуществляется в два такта:

- первый такт: на вход «Уст.0» подается лог.1 и регистр устанавливается в нулевое состояние;

- второй такт: на вход «Запись» подается лог.1, разрешающая проход входной информации через элементы И на единичные входы S каждого триггера регистра, в регистр записывается соответствующее двоичное число.

Считывание числа из регистра производится путем подачи на вход «Считывание» лог.1, в результате чего на выходах появляется соответствующее двоичное число, хранившееся в регистре.

Рис. 5.1 Параллельный регистр: а) - функциональная схема, б) - графическое изображение; информационные входы; выходы регистра.

5.2 Последовательный (сдвигающий) регистр

Последовательные (сдвигающие) регистры чаще всего строятся на D – триггерах с динамическими синхронизирующими входами С (рис. 5.2а).

Триггеры регистра соединены последовательно друг с другом так, чтобы выход (триггера ) обычно более высокого разряда (например, ) был соединен с информационным входом D последующего младшего на разряд триггера ) и т.д.

Многоразрядное двоичное число вводится в регистр последовательно цифра за цифрой, обычно начиная с цифры младшего разряда, через информационный вход D (в данном случае триггера ) самого старшего разряда регистра.

Запись в регистр, например, числа 1101 производится следующим образом (рис.5.2).

Пусть регистр находится в состоянии «0000». Двоичное число = 1101 вводится младшим разрядом вперед.

Первый шаг. При сигнал синхронизации в момент времени (т.е. своим задним фронтом) переводит триггер в состояние лог.1 (). Остальные триггеры не изменяют своего состояния, в регистре установится двоичный код «1000».

Второй шаг. Перед тем как вводить в регистр следующую цифру числа (, необходимо определить наличие сигналов на информационных входах всех триггеров регистра (рис. 5.2а):

- для триггера (

- для триггера (

- для триггера ();

- для триггера (.

Рис. 5.2 Последовательный (сдвигающий) регистр:

а) - функциональная схема; б) - временные диаграммы.

При подаче второго сигнала синхронизации С = 1 (по его заднему фронту) все триггеры регистра в момент времени установятся в состояния, соответствующие сигналам каждого из триггеров:

- триггер в состояние лог.0 (;

- триггер в состояние лог.1 (;

- триггер в состояние лог.0 (;

- триггер в состояние лог.0 (..

В регистре установится двоичный код «0100».

Третий шаг. Определяются сигналы на информационных входах всех триггеров регистра:

- для триггера (

- для триггера (

- для триггера ();

- для триггера (.

При подаче третьего сигнала синхронизации С = 1 все триггеры в момент времени установятся в состояния, соответствующие сигналам каждого из триггеров:

- триггер в состояние лог.1 (;

- триггер в состояние лог.1 (;

- триггер в состояние лог.0 (;

- триггер в состояние лог.0 (..

В регистре установится двоичный код «1010».

Четвертый шаг. Перед вводом числа определяются сигналы на информационных входах триггеров регистра:

- для триггера (

- для триггера (

- для триггера ();

- для триггера (.

При подаче сигнала синхронизации С = 1 все триггеры в момент времени установятся в состояния, соответствующие сигналам каждого из них:

- триггер в состояние лог.1 (;

- триггер в состояние лог.1 (;

- триггер в состояние лог.0 (;

- триггер в состояние лог.0 (..

В регистре установится двоичный код «1101».

Таким образом, в регистр введено двоичное число 1101.

5.3 Регистр сдвига вправо

Последовательный регистр (рис. 5.2а) легко обращается в регистр

сдвига вправо, если в регистр уже введено двоичное число, а на информационном входе действует сигнал логического нуля ().

Предположим, в регистре хранится двоичное число = 1101. Требуется сдвинуть содержимое регистра вправо (т.е. разделить на 2).

Прежде всего, обращаясь к структурной схеме регистра, необходимо определить состояние каждого триггера и наличие сигналов на их информационных входах . В данном случае состояние триггеров регистра:

- триггер , ;

- триггер , ;

- триггер , ;

- триггер ,..

При подаче импульса синхронизации С = 1 (5-й импульс рис. 5.2б) все триггеры регистра перейдут в состояния, соответствующие сигналам на каждом из триггеров:

- триггер переключится в нулевое состояние ();

- триггер - в единичное ();

- триггер - в единичное ();

- триггер - в нулевое состояние ().

Таким образом, в регистре будет содержаться новая информация = 0110.

С подачей следующего импульса С = 1 (6-й импульс) информация регистра будет разделена еще раз на 2 и т.д.

5.4 Регистр сдвига влево

Регистр сдвига влево – это последовательный регистр, в котором информационный вход регистра находится в самом младшем его разряде и триггеры соединены последовательно друг с другом таким образом, чтобы, например, выход триггера был соединен с информационным входом предыдущего (на разряд старшего) триггера и т.д. (рис.5.3). Такой регистр выполняет функцию умножения на 2. Принцип работы регистра аналогичен рассмотренному выше случаю, но результат будет иным.

С каждым импульсом синхронизации С = 1 в триггеры каждого разряда будет записываться та информация, которая действует в данный момент времени на информационном входе соответствующего триггера.

Рис. 5.3 Регистр сдвига влево: а) – функциональная схема регистра, б) – временная диаграмма.

Предположим, в регистре хранилось двоичное число «0010» (десятичная цифра 2), которое необходимо умножить на 2, т.е. произвести сдвиг информации влево. При этом на информационном входе регистра всегда должен действовать сигнал лог.0 (.

Перед процессом сдвига, как и в предыдущем случае, устанавливается наличие сигналов на информационных входах всех триггеров регистра:

- для триггера сигнал равен нулю (;

- для триггера сигнал ;

- для триггера сигнал ;

- для триггера сигнал .

С подачей импульса синхронизации С = 1 в момент времени триггер третьего разряда перейдет в состояние логической единицы , так как на его входе действует логическая единица (, все остальные триггеры перейдут в состояние логического нуля (. В регистре установится двоичное число «0100» (десятичная цифра 4).

Второй синхронизирующий импульс С = 1 установит в регистре число «1000» (десятичное число 8).

11.5 Универсальный регистр

В цифровой электронике получили распространение универсальные регистры,

обеспечивающие возможность организации регистра любого типа. Графическое изображение универсального регистра приведено на рис. 5.4:

- управляющий вход для установки регистра в нулевое состояние;

- вход для последовательного ввода данных в регистр;

- входы для параллельного ввода данных в регистр;

вход разрешения записи данных в регистр;

вход разрешения сдвига вправо;

вход разрешения сдвига влево;

С – вход для сигналов сдвига (вход синхронизации).

Рис. 5.4 Универсальный регистр

В последнее время широко используются регистры серии К561 и, в частности, интегральная микросхема К561ИР6. Микросхема содержит 8–разрядный, двунаправленный шинный регистр с входами и выходами как параллельными, так и последовательными (рис. 5.5).

Регистр имеет:

- последовательный вход данных SI;

- тактовый вход С;

- вход EA разрешения шине (линиям) А;

- вход A/S переключения асинхронного и синхронного режимов;

- вход P/S переключения последовательного и параллельного режимов;

- вход управления A/B, разрешающий прием данных от шины А или В.

Триггеры регистра – двухступенчатые типа. Информационный вход каждого разрядного триггера через ключ коммутации связан с шинами А и В, с входами управления регистра.

Параллельная работа регистра разрешается, если на вход P/S подана лог.1 (P/S=1). При этом во все разряды регистра записывается двоичное число в параллельном режиме, если на входе A/S присутствует лог.0 (A/S=0).

Если на входе управления А/В присутствует лог.1 (А/В=1), то линии шины А становятся входами, а лини шины В – выходами регистра. При А/В =0 линии шины А становятся выходами, а лини шины В – входами.

Рис. 5.5 Структурная схема регистра К561ИР6:

ЛУ – логическое устройство; 1,2…8 – разряды регистра.

Регистр работает в последовательном режиме, если на входе P/S действует напряжение лог.0 (P/S=0). Данные через последовательный вход SI будут продвигаться по регистру синхронно с каждым положительным перепадом синхронизирующего (сдвигающего) импульса С.

Контрольные вопросы

1. Определение регистра, классификация.

2. Параллельный регистр, функциональная схема, принцип работы.

3. Последовательный регистр, функциональная схема, принцип работы, построить временные диаграммы.

4. Регистры сдвига вправо, влево функциональные схемы, построить временные диаграммы.

5. Универсальный регистр, структурная схема регистра К561ИР6, назначение входов.

6. СЧЕТЧИКИ ИМПУЛЬСОВ

6.1 Общие сведения

Счётчик импульсов – это цифровое устройство, осуществляющее счёт входных импульсов. Счётчик состоит из триггеров, соединённых между собой определённым образом. Число в счётчике или, вернее, его цифры представляются соответствующей комбинацией состояний триггеров (лог.0 либо лог.1). При поступлении очередного импульса на вход счётчика в нём устанавливается новая комбинация состояний триггеров, которая соответствует числу, на единицу большему предыдущему числу.

Для представления чисел, в счётчике могут использоваться двоичная и двоично-кодированная десятичная системы счисления. При использовании двоичной системы счисления каждой цифре двоичного числа соответствует определённое состояние триггера конкретного разряда счётчика. Таким образом, если для регистрации двоичного числа в счётчике используется n триггеров, то максимальное значение числа, которое может зафиксировать счётчик будет

При использовании двоично-кодированной десятичной системы счисления цифры десятичного числа в счётчике представляются в четырёхразрядной двоичной форме и для каждой цифры (разряда) десятичного числа требуется четыре триггера.

Например, если k – число разрядов, то число триггеров, необходимое для фиксации чисел должно быть равно 4k. Максимальное число, которое может зафиксировать счётчик, составит

По принципу действия счётчики подразделяются на простые (суммирующие, вычитающие) и реверсивные, работающие в зависимости от управляющих сигналов в режиме сложения или вычитания.

По способу организации счёта счётчики делятся на асинхронные и синхронные.

В асинхронном счётчике переключение триггеров происходит последовательно во времени, т.е. разряд за разрядом, поэтому быстродействие счетчика снижается с повышением его разрядности. Такие счетчики могут быть реализованы на D-,Т- и JK-триггерах.

Синхронные счётчики по сравнению с асинхронными имеют более высокое быстродействие, т.к. переключение триггеров происходит одновременно (все счетные входы триггеров включены параллельно).

Основными параметрами счётчиков являются разрешающая способность или максимальное быстродействие и информационная ёмкость.

Разрешающая способность – это минимальное время между двумя сигналами, которое надёжно фиксируется счётчиком.

Максимальное быстродействие – это число сигналов, которое может зафиксировать счётчик в единицу времени.

Информационная ёмкость – максимальное число сигналов, которое может быть подсчитано счётчиком.

6.2 Суммирующие двоичные счётчики с последовательным переносом

Суммирующие счётчики можно построить на базе асинхронных Т-триггеров (JK-триггеров), соединённых последовательно так, что прямой выход триггера младшего разряда соединён со счётным входом C последующего триггера на разряд большего и т.д. (рис. 6.1).

При поступлении на вход счётчика очередного импульса (лог.1) в счетчике увеличивается хранимое число на одну единицу. Суммирование проводится по правилам выполнения операции сложения чисел в двоичной системе счисления:

- если хранимое в счётчике число имеет в младшем разряде цифру 0 и оно суммируется с цифрой 1, то цифры числа в более высоких разрядах не изменяются (перенос );

- если хранимое в счётчике число имеет в младшем разряде цифру 1 и оно суммируется с цифрой 1, то цифры младшего разряда и цифры старших разрядов при наличии (или с учетом) переносов (1) инвертируются.

Рис. 6.1 Суммирующий двоичный счётчик: а) - функциональная схема; б) - временные диаграммы.

Примеры:

Для понимания дальнейшего материала предлагается просмотреть гл.10 по структуре JK-триггера и его временные диаграммы.

Рассмотрим принцип работы и алгоритм функционирования четырехразрядного суммирующего счётчика (рис. 6.1).

1.При подаче 1-го входного импульса Т = 1:

- по переднему его фронту 1-я ступень триггера Т₁ устанавливается в состояние лог.1;

- по заднему фронту импульса Т = 1 в момент времени 2-я ступень триггера Т₁ устанавливается в состояние лог.1 ();

-одновременно передним фронтом импульса (в момент времени ) 1-я ступень второго триггера Т₂ переводится в состояние лог.1;

- в счётчике устанавливается двоичное число 0001.

2. При подаче 2-го входного импульса Т = 1:

- по переднему фронту импульса 1-я ступень триггера устанавливается в состояние лог.0;

- по заднему его фронту импульса в момент времени 2-я ступень триггера Т₁ устанавливается в состояние лог.0 ();

- задним фронтом импульса в момент времени устанавливается

2-я ступень триггера в состояние лог.1 ();

- одновременно передний фронт импульса переводит 1-ю ступень триггера в состояние лог.1;

- в счётчике установится двоичное число 0010

3. Третий входной импульс Т = 1:

- передним своим фронтом переводит 1-. ступень тригера Т₁ в состояние лог.1;

- задним фронтом импульса в момент времени 2-я ступень триггера Т₁ переводится в состояние лог.1 ();

- передним фронтом импульса в момент времени переводится 1-я ступень триггера Т₂ в состояние лог.0;

- в счётчике установится двоичное число 0011;

4. Четвёртый входной импульс Т = 1:

- передним фронтом переводит 1-ю ступень триггера Т₁ в состояние лог.0;

- задним фронтом в момент времени переводит 2-ю ступень триггера Т₁ в состояние лог.0 ();

- переход импульса в состояние лог.0 переводит 2-ю ступень триггера Т₂ в состояние лог.0 ();

- переход импульсав момент времени в состояние лог.0 переводит вторую ступень триггера Т₃ в состояние лог.1 ();

- в счётчике устанавливается двоичное число 0100;

Рассмотренная схема счёта импульсов имеет следующий недостаток: при значительном числе разрядов задержка в переключении триггера старшего разряда может оказаться недопустимо большой, т.е. быстродействие счётчика с увеличением разрядности снижается. При этом максимальное время установки двоичного числа в счётчике будет равно:

где n - число разрядов счётчика;

- время переключения (переходного процесса) триггера.

Однако такие счётчики просты в построении и характеризуются минимальным количеством элементов и межэлементных связей, что и приводит к широкому их применению в цифровых устройствах с небольшой разрядностью.

6.3 Суммирующий двоичный счётчик со сквозным переносом

Для построения двоичного счетчика со сквозным переносом используются синхронные T-триггеры или двухступенчатые D-триггеры.

Быстродействие счётчика со сквозным переносом значительно выше предыдущего. На рис. 6.2 показана схема счётчика со сквозным переносом на синхронных T-триггерах, входы синхронизации которых объединены в один общий вход, называемый информационным входом T счётчика.

Схема счётчика представлена таким образом, что бы прямой выход триггера -го разряда был соединён с объединёнными информационными входами J и K триггера ()-го разряда через логический элемент И, кроме самого младшего 1-го разряда, выход которого соединён непосредственно с информационными входами J и K триггера 2-го разряда.

Переключение триггера (по заднему фронту входного импульса Т = 1) какого-либо разряда счётчика, например будет возможным, если на его информационных входах будет действовать сигнал лог.1 (, при этом все предыдущие триггеры младших разрядов

должны будут находиться в состоянии лог.1 (рис 6.2 б).

Рис. 6.2 Двоичный счётчик со сквозным переносом:

а) - функциональная схема; б) - временные диаграммы.

Таким образом, из временных диаграмм видно, что й разряд счётчика может переключаться в следующее состояние (в 0 либо 1), если выполняется условие:

где

Если условие (6.4) не выполняется, то разряд счётчика сохраняет предыдущее состояние.

На основе выражения (6.4) формируются переносы из младших разрядов в старшие разряды по логическим выражениям:

Максимальное время установки двоичного числа в счётчике определяется временем переключения триггеров и временем переключения логических элементов И:

Для ещё большего увеличения быстродействия счётчика применяются схемы с параллельно-последовательным включением логических элементов И, т.е. схемы с параллельно-последовательным переносом. В этих схемах используются логические элементы И с большим числом входов.

6.4 Вычитающие двоичные счётчики

Функциональные схемы вычитающих двоичных счётчиков аналогичны суммирующим счетчикам, в которых поступление импульса на информационный вход Т (Т = 1) вызывает уменьшение хранимого числа на единицу. Операция вычитания в двоичной системе счисления проводится по следующему алгоритму (пример вычитания единицы):

- если хранимое (исходное) число в младшем разряде содержит 1, то результирующее число (разность) отличается от исходного только младшим разрядом (лог.0);

- если хранимое (исходное) число в счётчике имеет в младшем разряде 0, то процесс вычитания 1 производится путем переноса 1 из ближайшего старшего разряда слева направо в последующие младшие разряды. При этом единица 1 старшего разряда, переходя в разряд ниже, обращается в нём в две единицы (1+1). Из этих двух единиц одна единица переносится в последующий младший разряд, которая в нём обращается также в две единицы (1+1) и т.д. до самого младшего разряда. Результирующее число будет отличаться от искомого тем, что в нём все нули младших разрядов и ближайшая единица (перед нулями) старшего разряда инвертируются, остальная же часть числа остаётся без изменения.

Пример:

Дата добавления: 2014-01-15